JPH04304169A - 電源用ｐｗｍ装置および電源装置 - Google Patents
電源用ｐｗｍ装置および電源装置Info
- Publication number
- JPH04304169A JPH04304169A JP3068264A JP6826491A JPH04304169A JP H04304169 A JPH04304169 A JP H04304169A JP 3068264 A JP3068264 A JP 3068264A JP 6826491 A JP6826491 A JP 6826491A JP H04304169 A JPH04304169 A JP H04304169A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- pwm
- power supply
- wave signal
- switching elements
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Inverter Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、インバータ、スイッチ
ングレギュレータなどに使用する電源用ＰＷＭ装置およ
び電源装置に関する。
ングレギュレータなどに使用する電源用ＰＷＭ装置およ
び電源装置に関する。
【０００２】
【従来の技術】まず、従来のＰＷＭ制御型インバータ電
源装置の概要を説明する。
源装置の概要を説明する。
【０００３】図３は従来のインバータ電源装置のスイッ
チング部の回路図であって、１１は三相交流電源１２か
らの交流電圧を整流する全波整流回路、１３は平滑コン
デンサ、１４〜１９は第１〜第６のスイッチング素子（
トランジスタ）、２０〜２５はダイオード、２６は三相
交流電圧で駆動させるモータ、ＢＵＰは第１スイッチン
グ素子１４のベース端子、ＥＵＰは第１スイッチング素
子１４のエミッタ端子、ＢＵＮは第２スイッチング素子
１５のベース端子、ＥＵＮは第２スイッチング素子１５
のエミッタ端子であって、ＢＶＰとＥＶＰはそれぞれ第
３スイッチング素子１６のベース端子とエミッタ端子、
ＢＶＮとＥＶＮはそれぞれ第４スイッチング素子１７の
ベース端子とエミッタ端子、ＢＷＰとＥＷＰはそれぞれ
第５スイッチング素子１８のベース端子とエミッタ端子
、ＢＷＮとＥＷＮはそれぞれ第６スイッチング素子１９
のベース端子とエミッタ端子である。
チング部の回路図であって、１１は三相交流電源１２か
らの交流電圧を整流する全波整流回路、１３は平滑コン
デンサ、１４〜１９は第１〜第６のスイッチング素子（
トランジスタ）、２０〜２５はダイオード、２６は三相
交流電圧で駆動させるモータ、ＢＵＰは第１スイッチン
グ素子１４のベース端子、ＥＵＰは第１スイッチング素
子１４のエミッタ端子、ＢＵＮは第２スイッチング素子
１５のベース端子、ＥＵＮは第２スイッチング素子１５
のエミッタ端子であって、ＢＶＰとＥＶＰはそれぞれ第
３スイッチング素子１６のベース端子とエミッタ端子、
ＢＶＮとＥＶＮはそれぞれ第４スイッチング素子１７の
ベース端子とエミッタ端子、ＢＷＰとＥＷＰはそれぞれ
第５スイッチング素子１８のベース端子とエミッタ端子
、ＢＷＮとＥＷＮはそれぞれ第６スイッチング素子１９
のベース端子とエミッタ端子である。
【０００４】同図において、第１スイッチング素子１４
と第２スイッチング素子１５は互いに直列に接続されて
おり、かつ平滑コンデンサ１３と並列に接続されており
、また第３，第４スイッチング素子１６，１７および第
５，第６スイッチング素子１８，１９も同様に互いに直
列に接続されており、かつ平滑コンデンサ１３と並列に
接続されている。各スイッチング素子１４〜１９に各々
ダイオード２０〜２５が並列に接続されている。またＵ
，Ｖ，Ｗは、それぞれモータ２６へ三相交流の電源電圧
を供給するための電源線であり、それぞれ対応するスイ
ッチング素子対の接続点から電圧を取り出している。 そなわち、電源線Ｕは第１，第２のスイッチング素子１
４，１５の接続点に接続され、電源線Ｖは第３，第４の
スイッチング素子１６，１７の接続点に、また電源線Ｗ
は第５，第６スイッチング素子１８，１９の接続点にそ
れぞれ接続されている。
と第２スイッチング素子１５は互いに直列に接続されて
おり、かつ平滑コンデンサ１３と並列に接続されており
、また第３，第４スイッチング素子１６，１７および第
５，第６スイッチング素子１８，１９も同様に互いに直
列に接続されており、かつ平滑コンデンサ１３と並列に
接続されている。各スイッチング素子１４〜１９に各々
ダイオード２０〜２５が並列に接続されている。またＵ
，Ｖ，Ｗは、それぞれモータ２６へ三相交流の電源電圧
を供給するための電源線であり、それぞれ対応するスイ
ッチング素子対の接続点から電圧を取り出している。 そなわち、電源線Ｕは第１，第２のスイッチング素子１
４，１５の接続点に接続され、電源線Ｖは第３，第４の
スイッチング素子１６，１７の接続点に、また電源線Ｗ
は第５，第６スイッチング素子１８，１９の接続点にそ
れぞれ接続されている。
【０００５】図４はモータ速度設定信号の波形図であっ
て、Ａ，Ｂ，Ｃはそれぞれモータ速度設定用の正弦波信
号、Ｔは三角波信号である。同図において、正弦波信号
ＡとＢ、正弦波信号ＢとＣ、正弦波信号ＣとＡの位相差
は、それぞれ等しく１２０度となっている（以下、この
３つの正弦波信号Ａ，Ｂ，Ｃを総称してモータ速度設定
信号と呼ぶ）。また三角波信号Ｔの周期は固定されてい
る。
て、Ａ，Ｂ，Ｃはそれぞれモータ速度設定用の正弦波信
号、Ｔは三角波信号である。同図において、正弦波信号
ＡとＢ、正弦波信号ＢとＣ、正弦波信号ＣとＡの位相差
は、それぞれ等しく１２０度となっている（以下、この
３つの正弦波信号Ａ，Ｂ，Ｃを総称してモータ速度設定
信号と呼ぶ）。また三角波信号Ｔの周期は固定されてい
る。
【０００６】モータ速度設定信号Ａ，Ｂ，Ｃと三角波信
号Ｔはともに後述する比較器に入力され、比較器からは
ＰＷＭ（パルス幅変調）波信号が出力される。そして、
このＰＷＭ波信号のデューティ比はモータ速度設定信号
Ａ，Ｂ，Ｃの周期によって変化することになる。そして
ＰＷＭ波信号に従って、第１〜第６スイッチング素子１
４〜１９を制御することによって、各電源線Ｕ，Ｖ，Ｗ
間に電圧を生じせしめ、モータ２６を駆動する。
号Ｔはともに後述する比較器に入力され、比較器からは
ＰＷＭ（パルス幅変調）波信号が出力される。そして、
このＰＷＭ波信号のデューティ比はモータ速度設定信号
Ａ，Ｂ，Ｃの周期によって変化することになる。そして
ＰＷＭ波信号に従って、第１〜第６スイッチング素子１
４〜１９を制御することによって、各電源線Ｕ，Ｖ，Ｗ
間に電圧を生じせしめ、モータ２６を駆動する。
【０００７】図５は第１〜第６スイッチング素子１４〜
１９を制御するための制御系の回路図であって、２７は
比較器（差動増幅器）、２８，２９はアンド（ＡＮＤ）
回路、３０，３１はコンデンサＣと抵抗Ｒよりなる遅延
回路、３２はノット（ＮＯＴ）回路、３３は発光ダイオ
ードＤと受光トランジスタＴｒよりなるフォトカプラ、
３４，３５，３６はトランジスタ、３７は比較器２７と
アンド回路２８，２９と遅延回路３０，３１とノット回
路３２とからなる第１ＰＷＭ回路、３８，３９は第１Ｐ
ＷＭ回路３７と同一構成の第２，第３のＰＷＭ回路、４
０はフォトカプラ３３とトランジスタ３４，３５，３６
よりなる第１駆動回路、４１〜４５は前記第１駆動回路
４０と同一構成の第２〜第６の駆動回路である。同図に
おいて、各ＰＷＭ回路３７，３８，３９はＰＷＭ波信号
を発生させるとともに一対のスイッチング素子、例えば
スイッチング素子１４，１５などが同時にオンにならな
いようにするための装置である。第１ＰＷＭ回路３７に
おいて、アンド回路２８，２９の一方の入力端子には遅
延回路３０，３１によって遅延された信号が入力し、他
方の入力端子には遅延されないままの信号が入力される
。一方の遅延回路３１とアンド回路２９よりなる信号処
理部の前段にはノット回路３２が挿入されている。比較
器２７はモータ速度設定信号Ａと三角波信号Ｔを受け、
ＰＷＭ波信号を出力する。そして遅延回路３０とアンド
回路２８よりなる一方の信号処理部には比較器２７から
出力されたＰＷＭ波信号がそのまま入力され、遅延回路
３１とアンド回路２９よりなる他方の信号処理部にはＰ
ＷＭ波信号をノット回路３２によって反転した信号が入
力されることになる。
１９を制御するための制御系の回路図であって、２７は
比較器（差動増幅器）、２８，２９はアンド（ＡＮＤ）
回路、３０，３１はコンデンサＣと抵抗Ｒよりなる遅延
回路、３２はノット（ＮＯＴ）回路、３３は発光ダイオ
ードＤと受光トランジスタＴｒよりなるフォトカプラ、
３４，３５，３６はトランジスタ、３７は比較器２７と
アンド回路２８，２９と遅延回路３０，３１とノット回
路３２とからなる第１ＰＷＭ回路、３８，３９は第１Ｐ
ＷＭ回路３７と同一構成の第２，第３のＰＷＭ回路、４
０はフォトカプラ３３とトランジスタ３４，３５，３６
よりなる第１駆動回路、４１〜４５は前記第１駆動回路
４０と同一構成の第２〜第６の駆動回路である。同図に
おいて、各ＰＷＭ回路３７，３８，３９はＰＷＭ波信号
を発生させるとともに一対のスイッチング素子、例えば
スイッチング素子１４，１５などが同時にオンにならな
いようにするための装置である。第１ＰＷＭ回路３７に
おいて、アンド回路２８，２９の一方の入力端子には遅
延回路３０，３１によって遅延された信号が入力し、他
方の入力端子には遅延されないままの信号が入力される
。一方の遅延回路３１とアンド回路２９よりなる信号処
理部の前段にはノット回路３２が挿入されている。比較
器２７はモータ速度設定信号Ａと三角波信号Ｔを受け、
ＰＷＭ波信号を出力する。そして遅延回路３０とアンド
回路２８よりなる一方の信号処理部には比較器２７から
出力されたＰＷＭ波信号がそのまま入力され、遅延回路
３１とアンド回路２９よりなる他方の信号処理部にはＰ
ＷＭ波信号をノット回路３２によって反転した信号が入
力されることになる。
【０００８】第１駆動回路４０のフォトカプラ３３は絶
縁のためのものである。またトランジスタ３４はＮＰＮ
型であり、トランジスタ３５はＰＮＰ型であって、双方
のトランジスタ３４，３５のベースがハイ（Ｈｉ）にな
ると、ＮＰＮ型であるトランジスタ３４は必ずオン、ま
たＰＮＰ型であるトランジスタ３５は必ずオフとなる。 トランシズタ３６はフォトカプラ３３の出力信号を増幅
するためのものであり、このトランジスタ３６によって
増幅された電圧がトランジスタ３４，３５のベースに印
加されることになる。そして出力はトランジスタ３４，
３５の接続点、すなわち、点Ｅから取り出され、図３の
第１スイッチング素子１４の入力端子であるＢＵＰへ送
られる。またトランジスタ３５のコレクタは第１スイッ
チング素子１４のＥＵＰと接続している。また他の正弦
波Ｂ，Ｃにおいては、第２，第３ＰＷＭ回路３８，３９
と第２〜第６駆動回路４１〜４５において同様の動作が
なされ、各スイッチング素子１５〜１９の端子ＢＵＮな
いしＥＷＮに出力を送る。したがって、ＰＷＭ波信号は
、第６図（ａ）〜（ｆ）に示すように、対のスイッチン
グ素子の各端子に入力されることになり、対のスイッチ
ング素子が同時にオンすることがなくなる。また第７図
（ａ）〜（ｃ）に示すような各線間電圧がモータ２６に
加わり、モータ２６を駆動することになる。
縁のためのものである。またトランジスタ３４はＮＰＮ
型であり、トランジスタ３５はＰＮＰ型であって、双方
のトランジスタ３４，３５のベースがハイ（Ｈｉ）にな
ると、ＮＰＮ型であるトランジスタ３４は必ずオン、ま
たＰＮＰ型であるトランジスタ３５は必ずオフとなる。 トランシズタ３６はフォトカプラ３３の出力信号を増幅
するためのものであり、このトランジスタ３６によって
増幅された電圧がトランジスタ３４，３５のベースに印
加されることになる。そして出力はトランジスタ３４，
３５の接続点、すなわち、点Ｅから取り出され、図３の
第１スイッチング素子１４の入力端子であるＢＵＰへ送
られる。またトランジスタ３５のコレクタは第１スイッ
チング素子１４のＥＵＰと接続している。また他の正弦
波Ｂ，Ｃにおいては、第２，第３ＰＷＭ回路３８，３９
と第２〜第６駆動回路４１〜４５において同様の動作が
なされ、各スイッチング素子１５〜１９の端子ＢＵＮな
いしＥＷＮに出力を送る。したがって、ＰＷＭ波信号は
、第６図（ａ）〜（ｆ）に示すように、対のスイッチン
グ素子の各端子に入力されることになり、対のスイッチ
ング素子が同時にオンすることがなくなる。また第７図
（ａ）〜（ｃ）に示すような各線間電圧がモータ２６に
加わり、モータ２６を駆動することになる。
【０００９】
【発明が解決しようとする課題】しかしながら、上記の
従来技術の各ＰＷＭ回路３７，３８，３９では、遅延回
路３０，３１とアンド回路２８，２９をそれぞれ２つず
つ、ノット回路を１つ使用しており、回路が大型になる
という問題があった。
従来技術の各ＰＷＭ回路３７，３８，３９では、遅延回
路３０，３１とアンド回路２８，２９をそれぞれ２つず
つ、ノット回路を１つ使用しており、回路が大型になる
という問題があった。
【００１０】本発明は上記問題を解決するもので、回路
構成がコンパクトで、スイッチング素子の同時オンによ
る電力電源の短絡を防止できる電源用ＰＷＭ装置および
電源装置を提供することを目的とする。
構成がコンパクトで、スイッチング素子の同時オンによ
る電力電源の短絡を防止できる電源用ＰＷＭ装置および
電源装置を提供することを目的とする。
【００１１】
【課題を解決するための手段】本発明は上記目的を達成
するために、第１のＰＷＭ信号を生成するＰＷＭ手段と
、前記第１のＰＷＭ信号を遅延させ第２のＰＷＭ信号を
生成するシフトレジスタ手段と、前記第１と第２のＰＷ
Ｍ信号の論理積の演算手段と、前記第１と第２のＰＷＭ
信号の否定論理和の演算手段を備えた構成を有する。
するために、第１のＰＷＭ信号を生成するＰＷＭ手段と
、前記第１のＰＷＭ信号を遅延させ第２のＰＷＭ信号を
生成するシフトレジスタ手段と、前記第１と第２のＰＷ
Ｍ信号の論理積の演算手段と、前記第１と第２のＰＷＭ
信号の否定論理和の演算手段を備えた構成を有する。
【００１２】そして、本発明の電源装置は上記構成の手
段を含んでいる。
段を含んでいる。
【００１３】
【作用】本発明は上記構成により、回路構造がコンパク
トになり、そして、例えば、各演算手段の出力信号を図
３に示すようなインバータ電源装置のスイッチング部の
直列接続スイッチング素子のオン，オフ制御に用いた場
合、制御信号間にはシフトレジスタで作られた遅延時間
に相当するオフ期間が存在するので、直列スイッチング
素子の同時オン状態は起こらず、電力電源の短絡は生じ
ない。
トになり、そして、例えば、各演算手段の出力信号を図
３に示すようなインバータ電源装置のスイッチング部の
直列接続スイッチング素子のオン，オフ制御に用いた場
合、制御信号間にはシフトレジスタで作られた遅延時間
に相当するオフ期間が存在するので、直列スイッチング
素子の同時オン状態は起こらず、電力電源の短絡は生じ
ない。
【００１４】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。
説明する。
【００１５】図１において、１はアンド回路、２はノア
回路、３はシフトレジスタ回路、４は比較器、５はアン
ド回路１とノア回路２とシフトレズシタ回路３と比較器
４よりなるＰＷＭ回路、６は正弦波信号発生部、７は三
角波信号発生部である。
回路、３はシフトレジスタ回路、４は比較器、５はアン
ド回路１とノア回路２とシフトレズシタ回路３と比較器
４よりなるＰＷＭ回路、６は正弦波信号発生部、７は三
角波信号発生部である。
【００１６】比較器４に正弦波信号発生部６と三角波信
号発生部７の出力が入力され、比較器４からＰＷＭ波信
号が出力され、アンド回路１の一方の入力端子にはシフ
トレジスタ回路３によって遅延されたＰＷＭ波信号が入
力し、他方の入力端子には遅延されないままのＰＷＭ波
信号が入力される。一方、ノア回路２の一方の入力端子
には前記シフトレジスタ回路３によって遅延されたＰＷ
Ｍ波信号が入力し、他方の入力端子には遅延されないま
まのＰＷＭ波信号が入力される。
号発生部７の出力が入力され、比較器４からＰＷＭ波信
号が出力され、アンド回路１の一方の入力端子にはシフ
トレジスタ回路３によって遅延されたＰＷＭ波信号が入
力し、他方の入力端子には遅延されないままのＰＷＭ波
信号が入力される。一方、ノア回路２の一方の入力端子
には前記シフトレジスタ回路３によって遅延されたＰＷ
Ｍ波信号が入力し、他方の入力端子には遅延されないま
まのＰＷＭ波信号が入力される。
【００１７】図２（イ）〜（ニ）は回路各部の出力波形
であって、（イ）がＰＷＭ波信号の出力波形、（ロ）が
ＰＷＭ波信号をシフトレジスタ回路３で遅延した出力波
形、（ハ）はアンド回路１の出力波形、（ニ）はノア回
路２の出力波形である。したがって、（ハ）と（ニ）の
出力間にはシフトレジスタ回路による遅延時間に相当す
るオフ期間があるから、これらの出力によって、対のス
イッチング素子（図３参照）が同時にオンすることはな
い。
であって、（イ）がＰＷＭ波信号の出力波形、（ロ）が
ＰＷＭ波信号をシフトレジスタ回路３で遅延した出力波
形、（ハ）はアンド回路１の出力波形、（ニ）はノア回
路２の出力波形である。したがって、（ハ）と（ニ）の
出力間にはシフトレジスタ回路による遅延時間に相当す
るオフ期間があるから、これらの出力によって、対のス
イッチング素子（図３参照）が同時にオンすることはな
い。
【００１８】このように本発明の実施例の電源用ＰＷＭ
装置によれば、比較器、アンド回路、ノア回路、シフト
レジスタから簡単に構成でき、そして、アンド回路、ノ
ア回路の出力をインバータ電源の直列接続スイッチング
素子の制御に用いた場合、制御信号間にはシフトレジス
タによる遅延時間に相当するオフ期間が存在するので、
直列スイッチ素子の同時オン状態はなく、電力電源の短
絡は生じない。
装置によれば、比較器、アンド回路、ノア回路、シフト
レジスタから簡単に構成でき、そして、アンド回路、ノ
ア回路の出力をインバータ電源の直列接続スイッチング
素子の制御に用いた場合、制御信号間にはシフトレジス
タによる遅延時間に相当するオフ期間が存在するので、
直列スイッチ素子の同時オン状態はなく、電力電源の短
絡は生じない。
【００１９】なお、当然のことながら、本実施例の電源
用ＰＷＭ装置は電力用インバータ電源装置のみでなくス
イッチング動作を利用する各種電源装置に使用できる。
用ＰＷＭ装置は電力用インバータ電源装置のみでなくス
イッチング動作を利用する各種電源装置に使用できる。
【００２０】
【発明の効果】以上の実施例から明らかなように本発明
によれば、簡単な回路構成で、電力用スイッチング素子
の同時オンによる電源の短絡を防止できる電源用ＰＷＭ
装置および電源装置を提供できる。
によれば、簡単な回路構成で、電力用スイッチング素子
の同時オンによる電源の短絡を防止できる電源用ＰＷＭ
装置および電源装置を提供できる。
【図１】本発明の一実施例の電源用ＰＷＭ装置のブロッ
ク図
ク図
【図２】同装置要部の波形図
【図３】従来のインバータ電源装置のスイッチング部の
回路図
回路図
【図４】モータ速度設定信号の波形図
【図５】従来のスイッチング素子の制御系の回路図
【図
６】従来のスイッチング素子の入力波形図
６】従来のスイッチング素子の入力波形図
【図７】三相
モータに供給される電圧波形図
モータに供給される電圧波形図
１ アンド（ＡＮＤ）回路
２ ノア（ＮＯＲ）回路
３ シフトレジスタ回路
４ 比較器
６ 正弦波信号発生部
７ 三角波信号発生部
Claims (2)
- 【請求項１】 第１のＰＷＭ信号を生成するＰＷＭ手
段と、前記第１のＰＷＭ信号を遅延させ第２のＰＷＭ信
号を生成するシフトレジスタ手段と、前記第１と第２の
ＰＷＭ信号の論理積の演算手段と、前記第１と第２のＰ
ＷＭ信号の否定論理和の演算手段を備えた電源用ＰＷＭ
装置。 - 【請求項２】 請求項１記載の電源用ＰＷＭ装置を備
えた電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3068264A JPH04304169A (ja) | 1991-04-01 | 1991-04-01 | 電源用ｐｗｍ装置および電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3068264A JPH04304169A (ja) | 1991-04-01 | 1991-04-01 | 電源用ｐｗｍ装置および電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04304169A true JPH04304169A (ja) | 1992-10-27 |
Family
ID=13368722
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3068264A Pending JPH04304169A (ja) | 1991-04-01 | 1991-04-01 | 電源用ｐｗｍ装置および電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04304169A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT510756A3 (de) * | 2010-11-16 | 2014-08-15 | Fachhochschule Technikum Wien | Pwm-modulator mit nichtlinearer umwandlungsfunktion |
| US8981601B2 (en) | 2011-07-06 | 2015-03-17 | Technologie Demtroys Inc. | Method of operating a remotely-controlled switching device of an energy management system |
| CN111262228A (zh) * | 2018-12-03 | 2020-06-09 | 华大半导体有限公司 | 限流保护装置以及电机驱动芯片 |
-
1991
- 1991-04-01 JP JP3068264A patent/JPH04304169A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| AT510756A3 (de) * | 2010-11-16 | 2014-08-15 | Fachhochschule Technikum Wien | Pwm-modulator mit nichtlinearer umwandlungsfunktion |
| US8981601B2 (en) | 2011-07-06 | 2015-03-17 | Technologie Demtroys Inc. | Method of operating a remotely-controlled switching device of an energy management system |
| CN111262228A (zh) * | 2018-12-03 | 2020-06-09 | 华大半导体有限公司 | 限流保护装置以及电机驱动芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4511827A (en) | Apparatus for driving a polyphase brushless motor with a suppressed torque ripple | |
| US6066930A (en) | Synchronous driving method for inductive load and synchronous controller for H-bridge circuit | |
| US4128793A (en) | Power circuit for variable frequency, variable magnitude power conditioning system | |
| JP2914251B2 (ja) | インバータ装置 | |
| JPS62196071A (ja) | パワ−デバイス駆動用電源 | |
| JPH04364359A (ja) | 同期スイッチングシステムを備えた高効率パワーコンバータ | |
| US4875148A (en) | Control for producing a low magnitude voltage at the output of a PWM inverter | |
| US3663941A (en) | Dc to ac to dc converter having transistor synchronous rectifiers | |
| US3390320A (en) | Transistor inverter for synchronized operation with a like paralleled inverter | |
| JPS6110970A (ja) | 電子インバータ及びその作動方法 | |
| US4244016A (en) | Sine-wave static converter | |
| US3310730A (en) | Circuit for approximating a desired waveform across a load | |
| JPH04304169A (ja) | 電源用ｐｗｍ装置および電源装置 | |
| JPS63190557A (ja) | 電源装置 | |
| KR100917169B1 (ko) | Ｉｇｂｔ 모듈을 이용한 스위칭 방법 및 이를 위한ｉｇｂｔ 구동 회로 | |
| US4398159A (en) | Switch mode - class B power amplifier | |
| US3887861A (en) | Transistor inverter | |
| JPH0393476A (ja) | 電源装置 | |
| JPH0549263A (ja) | 電源装置 | |
| JPH0638539A (ja) | 電源装置 | |
| JP2903444B2 (ja) | Ｐｗｍインバータ装置 | |
| JPH10295082A (ja) | 単相インバータの制御方式 | |
| JP2885056B2 (ja) | インバータ装置 | |
| JP2002238249A (ja) | スイッチング電源装置 | |
| JPH066980A (ja) | インバータ制御方式 |