JPH0394324A - データ変換装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明はデータ変換装置に関し、特にデータ処理装置の
入出力チャネルに使用され、データの１バイトを構威す
るビット数を変換するデータ変換装置に関するものであ
る。

従来技術 １バイトが９バイトのｔｉｌａ（９ビットバイト）で、
１ワードが４バイトから構成されたデータを処理する中
央処理装置、あるいは１バイトが８ビットの構戊（８ビ
ットバイト）で、バイト単位で処理を実行する周辺装置
には、種々の形式のものがある。これ等の装置同士を接
続してデータ転送を行う場合には、８ビットバイｌ・の
データを９ビットバイトのデータに変換する変換回路を
備えたデータ変換装置が必要となる。

従来、この種の変換装置としては次のものがある。第１
のデータ変換装置は周辺装置から中央処理装置に転５送
するデータの各バイ１・の１ビッ１・ヲ不使用ビットと
して転送を行うものである。しかし、この方式では、中
央処理装置においてデータを整列する必要があるばかり
か、主記憶の領域に無駄ができてしまうことになる。

第２のデータ変更装置は第１の装置の欠点を改良したも
のであり、例えば、特公昭５４−３１７７ｆｉ号公報「
データモード変換装置」に示されるものである。この装
置においては、８ビソＩ・バイトより１８威されるデー
タ９バイト分を、１ワード３６ビットのデータ２ワード
分に変換するために４０ビットのレジスタを設け、初め
の５バイト分をビット０〜３９にセッ１・した侍、ビッ
１・０〜３５まてのデータを取出して第１ワードのデー
タとして出力し、次に残りの４バイト分のデータをビッ
ト０〜３１にセットしたとき、レジスタ内の残ビット３
６〜３９をビット０〜３１のデータとを組合せて、３６
ビットの第２ワードのデータとして出力することにより
、９バイトのデータを３６ビットワード×２のデータに
データ変換するちのである。しかし、これでは４０ビッ
トという大きなレジスタを必要とするため、高価でかつ
無駄なハードウエアが必要である。

−［一述した従来の技術による第１のデータ変換装置で
は、中央処理装置によるデータ変換前処理か必要であり
、それだけ性能の低下を｛Ｕ　＜と共に、主記憶装置の
項域を無駄に使用するという欠点がある。また、第２の
データ変換装置では、大きな回路が必要となって高価な
ものになるという欠点がある。

允明の［１的 本発明の［１的は、データ変換のための前処理や大現摸
な回路等を同等必要とすることなく、データな換処理か
行えるデータ変換装置を提供することてある。

允　■月　の　（１〜１　或 木允明によれば、ｙ豆バイトデータを長バイトデータに
変換するデータ変換装置であって、入力された前記短バ
イトデータを１バイトずつ格納する入力レジスタと、前
記短バイトデータと前記長バイトデータとの両ビット数
の最小公倍数を前記順バイトデータのビット数で除した
値の数だけ循珂的に順次計数内容が変化する計数丁段と
、前記入力レジスタの格納内容を前記両ビノトの数の差
分づつ順次シフトしつつ空きビッ１・領域を“０″にし
て、前記計数手段の内容に応じてこれ等シフトデータの
うちの１つを選択的に出力する遣択手段と、前記選択手
段の出力のうち、前記長バイトデータのビット数に等し
い下位ビッ１・を保持する保持丁段と、前記遭択手段の
出力のうち、前記長バイトデータのビット数に等しい上
位ビットと前記保持手段の保持出力との論理和を出力す
る論理和手段とを含み、前紀短バイトデータを前記入力
レジスタへ１バイトずつ入力しつつ前記論理和手段から
前記長バイトデータを導出するようにしたことを特徴と
するデータ変換装置がｙ３られる。

実施例 以ドに本発明の実泡例について図面を用いて説明する。

２ｒ１１図は本発明の実施例のブロック図であり、８ビ
ントバイトデータを９ビッ１・バｆトデーター＼変模す
る場合の例である。本実施例゜Ｃは、第５図に属す如き
データ変換を行うものとする。

第１図において、レジスタ１０１は８ビッｌ・とパリテ
ィ■ビットの入力レジスタであり、被変換デー，７が１
バイトずつ入力される。バ，イト位置カウンタ１０３は
、９ビットと８ビッ１・との最小公倍数である７２ビッ
トを８ビットで除した商である９から１を差引いた８ま
で、“０”からカウン１・して１ｉび“０”に戻るカウ
ンタである。

シフタ１０２は９ウエイの選択践能を６し、入力８ビノ
ト、出力１８ビットであり、入力されたデータピットを
、バイト位置カウンタ１０３の指示に徒い、第２図の詐
前図中に示すように、９ビッ］・と８ビットとの差分て
ある１ずつ！，ニシフトして、出力の空き頭域には“０
”を出力する機能を有する。

レジスタ１０４はシフタ１０２の選択出力の下位９ビッ
トを、データ変換が実行される毎に一時的に保持する９
ビットレジスタである。論理和同路１０５はシフタ１０
２の上位９ビットとレジスタ１０４の出力（９ビット）
との論理和を行い、変換桔果のデータピットである９ビ
ットを生成する。

パリティ生或（ロ）路１０Ｂはデータパリティを生或す
るものであり、第３図にその１例が示されている。図に
おいて、第１のセレクタ３０８及び第２のセレクタ３０
４は、カウンタ１０３の値が０の時、″０′を出力し、
１から８の時は、シフト結果２０４及びパリティ２０２
を出力する。

１バイト［１のデータがレジスタ１０１に入力された貼
、カウンタ１０３の値はＯてあり、シフタ１０２のシフ
ト量は０ビットである。この”ｆｓ第１のセレクタ３０
３及び第２のセレクタ３０４は“０”を出力しており、
パリティ生戊回路１０６は正常なバリテ，ｆを生或する
。

２バイト目のデータがレジスタ１０１に入力されると同
時に、０ビットシフトされたデータ２０４かレジスタ１
０４に格納され、カウンタの値が１になる。また、パリ
ティフリップフロップ（以下ＦＦ）３０５に１バイト目
のパリティが入力される。この峙、１ビットシフトされ
た２バイト１１のデータの洩れビット（Ｄｏ）２０３と
、レジスタ１０４に格納されている１バ・『ト目のデー
タのビット対応の論理和１０５の出力が９ビットバイ１
・のデータとして出力される。

この時、第１のセレクタ３０３は２バイト目のデータの
１ビットシフトされたデータ２０４を出力し、第２のセ
レクタ３０４は２バイト目のデータのパリテｆ２０２を
出力している。この各出力及びバリティＦ　Ｆ　３０５
に格納されている１バイト目のバリティが、排他的論理
和３０６へ入力され、パリティが生成される。

次に３バイト【′１のデータがレジスタ１０１に入力さ
れると、１ビットシフトされた２バイト目のデータ２０
４がレジスタ１０４に格納され、カウンタ１０３の１直
が２になる。また、バリティＦ　Ｆ　３０５に２バイト
目のデータのパリティが入力され、ＦＦ３０２には２バ
イトｌ１のデータの洩れビソト（　Ｄ　Ｏ　）２０３の
排他的論理和３０１をとった値が入力される。

この時、２ビットシフトされた３バ・ｆト「１のデータ
の余剰ビット（ＤＯ，ＤＩ）２０３と、レジスタ１０４
に格納されている１ビットシフトされた、２バｒト目の
データとのビット対応の論理和１０５の出力が９ビット
バイトのデータとして出力される。

また、第］のセレクタ３０３は２ビントシフトされた３
バイト口のデータを出力し、第２のセレクタ３０４は３
バイト目のデータのパリティ２０２を出力している。こ
の各出力及びパリテ，ｒＦＦ３０５に格納されている２
バイ１・目のデータのパリティ及びＦ　Ｆ　３０２の出
力が、排他的論理和３０Ｂに入力され、パリティが生或
される。

以上の動作を繰返して８ビッ１・バ−ｒ　トのデータを
９ビットバイトのデータに変換し、バリティを生成する
のである。

第４図は上述したデータ変換過程の動作を示すタイミン
グチャートである。

発明の効果 以上運べた如く、本発明によれば、短ビットバイトのデ
ータを１バイトずつ長ビットバイトデータに変換するこ
とにより、ハードウエア量が少なく、安価となり、人出
力ビット数が少なくなるので、ＬＳＩ化が容易となると
いう効果がある。

【図面の簡単な説明】

第１図は本発明の実施例のブロック図、第２図はシフタ
の構成を示す図、第３図はパリティ生戊回路のｔＭ　５
３Ｅを示す図、第４図は８ビットバイトから９ビットバ
イトへのデータ変換過程を示すタイミングチャート、第
５図は８ビットバイトから９ビットバイトへのデータ変
換原裡を示す図である。 主要部分の符号の説明 １０１・・・・・・入力レジスタ １０２・・・・・・シフタ １０３・・・・・・カウンタ １０４・・・・・・レジスタ １０５・・・・・・論理和回路

Claims (1)

【特許請求の範囲】
1. （１）短バイトデータを長バイトデータに変換するデー
   タ変換装置であって、入力された前記短バイトデータを
   １バイトずつ格納する入力レジスタと、前記短バイトデ
   ータと前記長バイトデータとの両ビット数の最小公倍数
   を前記短バイトデータのビット数で除した値の数だけ循
   環的に順次計数内容が変化する計数手段と、前記入力レ
   ジスタの格納内容を前記両ビットの数の差分づつ順次シ
   フトしつつ空きビット領域を“０”にして、前記計数手
   段の内容に応じてこれ等シフトデータのうちの１つを選
   択的に出力する選択手段と、前記選択手段の出力のうち
   、前記長バイトデータのビット数に等しい下位ビットを
   保持する保持手段と、前記選択手段の出力のうち、前記
   長バイトデータのビット数に等しい上位ビットと前記保
   持手段の保持出力との論理和を出力する論理和手段とを
   含み、前記短バイトデータを前記入力レジスタへ１バイ
   トずつ入力しつつ前記論理和手段から前記長バイトデー
   タを導出するようにしたことを特徴とするデータ変換装
   置。