JPH0395687A - 画像縮小装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は計算機メモリなどの記憶装置に格納されている
画像や、スキャナなどの画像読み取り装置から読み込ま
れた画像を、指示された任意の縮小率に応じて縮小した
画像を生戒する画像縮小装置に関する。

従来の技術 従来　画像を縮小する処理｛よ　例えば画像を横方向に
縮小する場合に（よ　画像を構或する各行ごとに画素を
走査して、縮小率に応じて特定の画素を間引く力＼　ま
たは逆にいえば必要な画素を抽出することによって行わ
れていｆ，　　このときどの画素を間引くかまたは抽出
するかを指示するデータをマッピングパターンと呼ぶｔ
　この方法を用いた画像縮小装置の例として｛よ　特開
昭６　０−７　９　４７３号公報「画像の拡大縮小装置
」が挙げられも第４図に従来の画像縮小装置のブロック
図を示も第４図で、　４０１はマッピングパターン生或
回取４０２はマッピングパターンレジス久　４０３は画
像縮小回散　４０４は原画仮　４０５は縮小画像である
。

以上のように５構戊された従来の画像縮小装置の動作を
説明する。マッピングパターン生成回路４０１は縮小率
に応じてマッピングパターンを生或する。マッピングパ
ターンの生戒方法の例については前記の引例で開示され
ているので説明は省略する。マッピングパターン｛よ　
例えば横方向に縮小する場合に（ｉ．原画像４０４の横
方向の画素数と同じ長さ（ビット数１７），　　０また
は１を要素とするベクトルとして表現され　縦方向に縮
小する場合に（よ　原画像４０４の縦方向の画素数と同
じ長さの、　Ｏまたは１を要素とするベクトルとして表
現される。マッピングパターンは縮小率が与えられると
一意に決められ　原画像４０４のどの行や列を縮小する
場合にも同一のマッピングパターンが適用される。従っ
て、最初に縦方向および横方向の縮小率ごとにそれぞれ
１つずつのマッピングパターンを生成すればよ（１　い
ま例えは　原画像４０４の横方向の長さを８画素とし　
縮小率を５／８倍としたときのマッピングパターンぱＰ
＝　　（ＰＩ．　　Ｐ２，　　Ｐｓ，　　Ｐ４，　　Ｐ
ｓ，　　ＰｅＳＰｒ，　　Ｐｓ）＝　　（１，　　　０
，　　　１，　　　１，　　　０，　　　１，　　　１
．　　　０）などとなる。但し　要素ｌに対応する原画
像４０４の画素は縮小画像４０５の画素として抽出し要
素０に対応ずる原画像４０４の画素は間引いて出力しな
いものとする。このようにして生或されたマッピングパ
ターンはマッピングパターンレジスタ４０２に格納され
る。縮小の対象となる原画像４　０　４　ｉ１　　例え
ば横方向に縮小する場合に（よｌ行ずつ順に画像縮小回
路４０３に入力される。

いま原画像４０４のある１つの行の画素の値を、Ｘ＝　
　（ＸＩ，　　Ｘ２，　　Ｘｓ，　　Ｘａ，　　Ｘｓ，
　　Ｘｅ，　　Ｘｖ，　　ｂ）とすると、画像縮小回路
４０３ではマツビングパターンＰを参照して、原画像４
０４のうちＸＩ，　Ｘ．ｓ，Ｘ４，　　Ｘ６，　　Ｘ？
の５つの画素を縮小画像４０５として出力する。原画像
４０４のｌつの行についての縮小処理が終了すると、次
の行の画素が縮小回路４０３に人力され　この行もまた
先の行の場合と同一のマッピングパターンを用いて縮小
される。以下同様ににして、原画像４０４が各行ごとに
順次、縮小回路４０３に入力され　同一のマッピングパ
ターンを用いて縮小されていく。

縦方向の縮小の場合も同様に　その縮小率に応じたマッ
ピングパターンがマッピングパターン生戒回路４０１で
生成され　マッピングパターンレジスタ４０２に格納さ
れ　縮小回路４０３ではこのマッピングパターンを参照
しながら各列ごとに入力される原画像４０４を縮小して
いく。この場合もマッピングパターンは最初に１つだけ
生或され　入力されるすべての列に常に同じマッピング
パターンが適用される。

発明が解決しようとする課題 しかしなか板　以上に説明した画像縮小装置で（よ　例
えば横方向に縮小する場合を考えると、入力される原画
像のどの行に対しても同じマッピングパターンが適用さ
れることになり、どの行についてＬ　ある同じ位置の画
素は常に縮小画像の画素として抽出され　またある同じ
位置の画素は常に間引かれてしまし＼　縦方向の１つの
列全体が間引かれてしまうことになる。これは　原画像
中に垂直な線分があり、　もしこの線分がマッピングパ
ターンの指示により、常に間引かれる位置にあった場合
に（よ　縮小画像からはこの線分が完全に欠落してしま
うことを意味する。本丸　ディジタル化された画像を縮
小する際には画素数が減少し原画像のもつ情報量が損失
することは避けられない問題ではある力＜　１つの線分
が完全に欠落するということは重大な問題である。同様
に縦方向に縮小する場合においてＬ　水平な線分が縮小
することによって欠落することがありうも 本発明はかかる点に鑑へ　マッピングパターンを用いて
縮小をする際に　横方向の縮小の場合には垂直な線分力
交　縦方向の縮小の場合には水平な線分力文　完全には
欠落しにくいような画像縮小装置を提供することを目的
とする。

課題を解決するための手段 本発明（ｉ　前記の課題を解決するために　縮小率に応
じて、抽出すべき画素の位置を示すマッピングパターン
を生或するマッピングパターン生或回路と、前記マッピ
ングパターンを格納するマッピングパターンレジスタと
、前記マッピングパターンレジスタに格納されているマ
ッピングパターンを参照して入力された原画像から必要
な画素を抽出して縮小画像を出力する画像縮小回路と、
前記マッピングパターンレジスタに格納されているマッ
ピングパターンを更新して前記マッピングパターンレジ
スタに戻すマッピングパターン更新回路とを具備するこ
とを特徴とする画像縮小装置である。

作　　　用 本発明は前記の構或により、前記のマッピングパターン
更新回路によってマッピングパターンを更新して、例え
ば横方向に縮小する場合には　間引かれる画素の位置が
常に同じになることを防ぎ、１つの列の画素が完全に間
引かれてしまわないようにする。同様に　縦方向に縮小
する場合にＬ前記のマッピングパターン更新回路によっ
てマッピングパターンを更新して、間引かれる画素の位
置が常に同じになることを防ぎ、　１つの行の画素が完
全に間引かれてしまわないようにする。

実　　施　　例 第１図は本発明の画像縮小装置の一実施例を示すブロッ
ク図である。第１図において、　１０１はマッピングパ
ターン生成回ｍ　　１０２はマッピングパターンレジス
久　１０３は画像縮小回踪　１０４は原画｛１，１０５
は縮小画＠，１０６はマッピングパターン更新回息　１
０７はセレクタを示しており、　ｌｏｔは第４図の４０
１阪　同じく１０２は４０２に　１０３は４０３に　１
０４は４０４に　１０５は４０５にそれぞれ同じもので
ある。

以上のように構戊された本発明の画像縮小装置の実施例
について、横方向の縮小の場合を例にして、その動作を
説明する。マッピングパターン生成回路１０１は縮小処
理の最初に　与えられた縮小率に応じて、前記引例に示
されたような方法を用いてマッピングパターンを生或す
る。セレクタ１０７は最初に限り、マッピングパターン
生成回路１０１で生或されたマッピングパターンを選択
して、　このマッピングパターンをマッピングパターン
レジスタ１０２に格納する。次に原画像１０４の最初の
行が画像縮小回路１０３に入力されマッピングパターン
レジスタ１０２に格納されたマッピングパターンを参照
しなが転　縮小画像ｌ０５として出力すべき画素が抽出
され　その他の画素か間引かれる。原画像１０４の１つ
の行についての縮小処理が終了すると、マッピングパタ
ーンレジスタ１０２に格納されているマッピングパター
ンがマッピングパターン更新回路１０６に入力される。

マッピングパターン更新回路１０６で（よ　入力された
マッピングパターンを所望のビット数だけ右または左方
向に循環シフトし　その結果をセレクタ１０７を介して
マッピングパターンレジスタ１０２に格納し　次に入力
される原画像１０４の行に対するマッピングパターンと
して参照する。以下、原画像のすべての行についての縮
小処理が終了するまで、　１つの行についての縮小処理
が終了するごとに　マッピングパターンｌｒ回路１０６
を用いてマッピングパターンを更新していく。これによ
り、各行ごとに参照されるマッピングパターンがすべて
同じになることはなくなり、　Ｉつの列の画素がすべて
間引かれにくくなる。

また縦方向の縮小の場合も同様に　最初にマッピングパ
ターン生成回路１０１でマッピングパターンを生威し　
入力される原画像１０４の最初の列についてはこのマッ
ピングパターンを参照し以下、　１つの列の縮小処理が
終了するごとに　マッピングパターン更新回路１０６に
よってマッピングパターンを更新していく。

次に　マッピングパターン更新回路の実施例を第２図お
よび第３図に示す。第２図は請求項４記載の発明の画像
縮小装置を構或するマッピングパターン更新回路の一実
施例であり、　１つの行または列の縮小処理が終了する
ごとにマッピングパターンを１ビット右方向に循環シフ
トするようなマッピングパターン更新回路を示していも
　第２図において２０１は更新前のマッピングパターン
を、２０２は更新後のマッピングパターンを示している
。第３図は請求項５記載の発明の画像縮小装置を構或す
るマッピングパターン更新回路の一実施例であり、　１
つの行または列の縮小処理が終了するごとに乱数を発生
させて、その乱数に応じたビット数だけマッピングパタ
ーンを左方向に循環シフトするようなマッピングパター
ン更新回路を示している。第３図において３０１は更新
前のマッピングパターンを、　３０２は更新後のマッピ
ングパターンを、　３０３はＯからｎ−１（ｎは人力さ
れるマッピングパターンの長さ）までの整数を発生する
乱数発生回路を、　３０４はバレルシフタを示している
。バレルシフタ３０４は乱数発生回路３０３が発生する
値ｍをシフト数とし　長さ２ｎビットの入力データか板
　第ｍビット目（但し左端のデータを第０ビット目とす
る）から始まる長さｎビットのデータを切り出して出力
するようなシフト回路である。

な耘　請求項５記載の発明の画像縮小装置を構或するマ
ッピングパターン更新回路の一実施例として、バレルシ
フタを用いたマッピングパターン更新回路を示した力文
　必ずしも所望のビット数を一度にシフトするようなバ
レルシフタを用いる必要はなく、　ｌビットずつ循環シ
フトするシフタを用いて、所望のシフト数に達するまで
１ビットずつシフトしてもよい。

また、マッピングパターンは循環シフトする限りにおい
て（よ　その中に含まれるＯのビットの数と１のビット
の数は変化しないたべ　シフトされたマッピングパター
ンを適用してＬ　画像の縮小率には全く影響がないこと
をつけ加えておく。

発明の効果 以上述べてきたように　本発明によれば画像の縮小の際
に　原画像中の１つの行や列が完全に欠落する確率が従
来の画像縮小装置に比べて低くなり、縮小による原画像
のもっていた情報量の損失を防ぐ上での効果が犬である
。

【図面の簡単な説明】

第１図は本発明の画像縮小装置の一実施例の構或を示す
ブロックは　第２図は本発明の画像縮小装置を構戊する
マッピングパターン更新回路の一実施例を示すブロック
は　第３図は本発明の画像縮小装置を構或するマッピン
グパターン更新回路の別な実施例を示すブロック＠　第
４図は従来の画像縮小装置の構或を示すブロック図であ
る。 Ｏｌ・・・マッピングパターン生或回取０２・・・マッ
ピングパターンレジス久０３・・・画像縮小回息 ０４・・・原画｛ｉｌ１０５・・・縮小画｛’１０６・
・・マッピングパターン更新回泳０７・　・　・セレク
タ。

Claims (5)

【特許請求の範囲】
1. （１）縮小率に応じて、抽出すべき画素の位置を示すマ
   ッピングパターンを生成するマッピングパターン生成回
   路と、前記マッピングパターンを格納するマッピングパ
   ターンレジスタと、前記マッピングパターンレジスタに
   格納されているマッピングパターンを参照して入力され
   た原画像から必要な画素を抽出して縮小画像を出力する
   画像縮小回路と、前記マッピングパターンレジスタに格
   納されているマッピングパターンを更新して前記マッピ
   ングパターンレジスタに戻すマッピングパターン更新回
   路とを具備することを特徴とする画像縮小装置。
2. （２）マッピングパターン更新回路が、前記画像縮小回
   路が原画像の１つの行または列の縮小処理を終了するご
   とに、マッピングパターンを更新することを特徴とする
   請求項１記載の画像縮小装置。
3. （３）マッピングパターン更新回路が、マッピングパタ
   ーンを所望のビット数だけ右または左方向に循環シフト
   して更新することを特徴とする請求項１記載の画像縮小
   装置。
4. （４）マッピングパターン更新回路が、前記画像縮小回
   路が原画像の１つの行または列の縮小処理を終了するご
   とにマッピングパターンを１ビットずつ右または左のい
   ずれかの毎回同一の方向に循環シフトして更新すること
   を特徴とする請求項３記載の画像縮小装置。
5. （５）マッピングパターン更新回路が、前記画像縮小回
   路が原画像の１つの行または列の縮小処理を終了するご
   とに乱数を発生し、その乱数に応じたビット数だけマッ
   ピングパターンを右または左のいずれかの方向に循環シ
   フトして更新することを特徴とする請求項３記載の画像
   縮小装置。