JPH0395970A - 多結晶シリコン薄膜トランジスタ - Google Patents
多結晶シリコン薄膜トランジスタInfo
- Publication number
- JPH0395970A JPH0395970A JP23204489A JP23204489A JPH0395970A JP H0395970 A JPH0395970 A JP H0395970A JP 23204489 A JP23204489 A JP 23204489A JP 23204489 A JP23204489 A JP 23204489A JP H0395970 A JPH0395970 A JP H0395970A
- Authority
- JP
- Japan
- Prior art keywords
- polycrystalline silicon
- film
- silicon thin
- film transistor
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明はイメージセンサ、ＬＣＤ等の能動回路として有
用な薄膜トランジスタに関する。
用な薄膜トランジスタに関する。
従来の多結晶シリコン薄膜トランジスタは非品質シリコ
ン薄膜トランジスタに比べると移動度が高＜ ＯＮ／Ｏ
ＦＦも大きいが、結晶シリコンの通常のトランジスタに
比べると、移動度、ＯＮ／ＯＦＦともに小さい． しかし多結晶シリコン薄膜トランジスタでも、多結晶シ
リコンの粒径を大きくしたり、水素化処理等の方法によ
り、特性が改善されてきている。
ン薄膜トランジスタに比べると移動度が高＜ ＯＮ／Ｏ
ＦＦも大きいが、結晶シリコンの通常のトランジスタに
比べると、移動度、ＯＮ／ＯＦＦともに小さい． しかし多結晶シリコン薄膜トランジスタでも、多結晶シ
リコンの粒径を大きくしたり、水素化処理等の方法によ
り、特性が改善されてきている。
これに伴って新たな問題としてプラズマＣｖＤ法により
形成されたＳｉＮ膜、ＳｉＯＮ膜等のパッシベーション
膜を薄膜トランジスタ上に形成すると、特にＮｃｈトラ
ンジスタにおいてｖｔｈが変動するということが発生し
ている。
形成されたＳｉＮ膜、ＳｉＯＮ膜等のパッシベーション
膜を薄膜トランジスタ上に形成すると、特にＮｃｈトラ
ンジスタにおいてｖｔｈが変動するということが発生し
ている。
このｖｔｈの変動はパッシベーション膜に含まれる水素
がゲート絶縁膜およびゲート總縁膜界面に拡散すること
が原因となっている。
がゲート絶縁膜およびゲート總縁膜界面に拡散すること
が原因となっている。
本発明の目的はパッシベーション膜に含まれる水素のゲ
ート絶縁膜およびゲート絶縁膜界面への拡散をおさえ、
ｖｔｈの変動を防止するようにした多結晶シリコン薄膜
トランジスタを提供するにある。
ート絶縁膜およびゲート絶縁膜界面への拡散をおさえ、
ｖｔｈの変動を防止するようにした多結晶シリコン薄膜
トランジスタを提供するにある。
本発明は、微量の水素を含んだバツシベーション膜を有
する多結晶シリコン薄膜トランジス？において、層間絶
縁膜の膜厚を０．７μｍ以上、好ましくは０．７〜１．
３μｍ、とくに好ましくは０．８〜１．０μ慣としたこ
とを特徴とする多結晶シリコン薄膜トランジスタに関す
る。なお、多結晶シリコン薄膜トランジスタには、再結
晶シリコン薄膜トランジスタを包含する。
する多結晶シリコン薄膜トランジス？において、層間絶
縁膜の膜厚を０．７μｍ以上、好ましくは０．７〜１．
３μｍ、とくに好ましくは０．８〜１．０μ慣としたこ
とを特徴とする多結晶シリコン薄膜トランジスタに関す
る。なお、多結晶シリコン薄膜トランジスタには、再結
晶シリコン薄膜トランジスタを包含する。
前記層間絶縁膜としはＳｉＯ■の他にＰＳＧ、ＢＳＧ．
ＢＰＳＧ，Ｓｉ，Ｎ４等を挙げることができる。
ＢＰＳＧ，Ｓｉ，Ｎ４等を挙げることができる。
層間絶縁膜の厚みを０．７μｍ以上形成するにはＬＰ−
ＣＶＤ法、スバッタ法など公知の方法を用いることがで
きる。
ＣＶＤ法、スバッタ法など公知の方法を用いることがで
きる。
眉間絶縁膜を０．７μｍ以下にすると，パッシベーショ
ン膜形成時に水素が多結晶シリコン中に侵入して，ｖｔ
ｈの変動を防止することができなくなる。この水素は多
結晶シリコンのダングリニグボンドとは結合せずにＨ１
として固定電荷のような働きをするものをいう． 次に本発明の多結晶シリコン薄膜トランジスタの作成の
一例を図面を参照しながら説明する。
ン膜形成時に水素が多結晶シリコン中に侵入して，ｖｔ
ｈの変動を防止することができなくなる。この水素は多
結晶シリコンのダングリニグボンドとは結合せずにＨ１
として固定電荷のような働きをするものをいう． 次に本発明の多結晶シリコン薄膜トランジスタの作成の
一例を図面を参照しながら説明する。
第１図は本発明による多結晶シリコン薄膜トランジスタ
（以下ＴＰＴと記す）の一例を示すものである。
（以下ＴＰＴと記す）の一例を示すものである。
透明絶縁膜基板ｌ上に多結晶シリコン２をＬＰ−ＣＶＤ
法等により０．１〜０．５μｍ形威し島状にバターニン
グしゲート絶縁膜３を０．０５〜０．１５μｍ形成する
。次にゲート電極となる多結晶シリコン４を０．２〜０
．６μｍを形成し、パターニングする。リンイオンをイ
オン注入してｎ０拡散層５を形或して，６００℃〜９０
０℃で活性化を行う。
法等により０．１〜０．５μｍ形威し島状にバターニン
グしゲート絶縁膜３を０．０５〜０．１５μｍ形成する
。次にゲート電極となる多結晶シリコン４を０．２〜０
．６μｍを形成し、パターニングする。リンイオンをイ
オン注入してｎ０拡散層５を形或して，６００℃〜９０
０℃で活性化を行う。
多結晶シリコン２に、水素イオン注入法もしくは水素プ
ラズマ法等で水素イオンを注入し、プラズマ等で水素化
処理を行う。眉間絶縁膜６をＬＰ−ＣＶＤ法等で０．７
μｍ以上形成してコンタクトホールを開口し，電極７を
形或する。
ラズマ法等で水素イオンを注入し、プラズマ等で水素化
処理を行う。眉間絶縁膜６をＬＰ−ＣＶＤ法等で０．７
μｍ以上形成してコンタクトホールを開口し，電極７を
形或する。
最後にプラズマＣＶＤ法によるＳｉＮ膜，ＳｉＯＮ膜等
でパッシベーション膜８を形或する。
でパッシベーション膜８を形或する。
なお、パッシベーション膜は水素を含んでさえおれば従
来公知のパッシベーション膜用材料のすべてが使用でき
る。膜形或法もプラズマＣＶＤ法にかぎらず，水素を含
んだ原料ガスあるいは水素雰囲気中でのスパッタリング
等も採用できる。
来公知のパッシベーション膜用材料のすべてが使用でき
る。膜形或法もプラズマＣＶＤ法にかぎらず，水素を含
んだ原料ガスあるいは水素雰囲気中でのスパッタリング
等も採用できる。
実施例１
透明石英基板にＬＰ−ＣＶＤ法により多結晶シリコンを
０．１２μｍ形或し島状にバターニング後ボロンをドー
ズ量５ Ｅ １２ｃｍ−”でイオン注入を行う．次に熱
酸化法によってゲート！１！ｉ緑膜を０．１μｍ形成す
る。次にゲート電極の多結晶シリコンを０．３μｍ形威
しその後パターニングする。拡散層の形成ならびにゲー
ト電極の低抵抗化のためにリンをドーズ量４ Ｅ １５
ｃｍ−”で注入し９００℃で活性化する。
０．１２μｍ形或し島状にバターニング後ボロンをドー
ズ量５ Ｅ １２ｃｍ−”でイオン注入を行う．次に熱
酸化法によってゲート！１！ｉ緑膜を０．１μｍ形成す
る。次にゲート電極の多結晶シリコンを０．３μｍ形威
しその後パターニングする。拡散層の形成ならびにゲー
ト電極の低抵抗化のためにリンをドーズ量４ Ｅ １５
ｃｍ−”で注入し９００℃で活性化する。
プラズマ水素化処理を行ったあと、ＬＰ−ＣＶＤ法でＳ
ｉｎ．膜を０．８μｍ形或する。
ｉｎ．膜を０．８μｍ形或する。
コンタクト部を開口しスパツタ法によりＡＱで電極を形
戊する。プラズマＣＶＤ法によりパッシベーション膜と
してＳｉＮ膜を形或する。
戊する。プラズマＣＶＤ法によりパッシベーション膜と
してＳｉＮ膜を形或する。
実施例１で作製した本発明によるＴＰＴのＶＩ）．＝１
μｖにおけるＩｎＶａ特性を第２図の実４１ａに，層間
絶縁膜が０．５μｍのＴＦＴの工。
μｖにおけるＩｎＶａ特性を第２図の実４１ａに，層間
絶縁膜が０．５μｍのＴＦＴの工。
Ｖａ特性を第２図の破線ｂに示す。
なお、層間絶縁膜としてＬＰ−ＣＶＤ法により作成した
Ｓｉ，Ｎ４膜を使用する場合には，前記水素化処理はＳ
ｉ３Ｎ．膜形成後にイオン注入によって行う。
Ｓｉ，Ｎ４膜を使用する場合には，前記水素化処理はＳ
ｉ３Ｎ．膜形成後にイオン注入によって行う。
層間絶縁膜を厚くすることによって、プラズマＣＶＤ法
によるＳｉＮ膜に含まれる水素が多結晶シリコンに侵入
することを防止されたためｖｔｈの変動が小さくなりＴ
ＰＴ特性が安定した．
によるＳｉＮ膜に含まれる水素が多結晶シリコンに侵入
することを防止されたためｖｔｈの変動が小さくなりＴ
ＰＴ特性が安定した．
第ｌ図は、本発明ＴＰＴの一例を示す説明図、第２図は
■ゎ−ｖＧ特性を示すグラフである。 ｌ・・・透明絶縁基板 ２・・・多結晶シリコン３・
・・ゲート絶縁膜 ４・・・ゲートｉＩ！極５・・・
ｎ３拡散層 ６・・・層間絶縁膜７・・・Ａ党電極 ８・・・パッシベーション膜 第 Ｉ 図 第２ 図 ＶＧ （Ｖ）
■ゎ−ｖＧ特性を示すグラフである。 ｌ・・・透明絶縁基板 ２・・・多結晶シリコン３・
・・ゲート絶縁膜 ４・・・ゲートｉＩ！極５・・・
ｎ３拡散層 ６・・・層間絶縁膜７・・・Ａ党電極 ８・・・パッシベーション膜 第 Ｉ 図 第２ 図 ＶＧ （Ｖ）
Claims (1)
- １、微量の水素を含んだパッシベーション膜を有する多
結晶シリコン薄膜トランジスタにおいて、層間絶縁膜の
膜厚が０．７μｍ以上であることを特徴とする多結晶シ
リコン薄膜トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23204489A JPH0395970A (ja) | 1989-09-07 | 1989-09-07 | 多結晶シリコン薄膜トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP23204489A JPH0395970A (ja) | 1989-09-07 | 1989-09-07 | 多結晶シリコン薄膜トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0395970A true JPH0395970A (ja) | 1991-04-22 |
Family
ID=16933086
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP23204489A Pending JPH0395970A (ja) | 1989-09-07 | 1989-09-07 | 多結晶シリコン薄膜トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0395970A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828121A (en) * | 1994-07-15 | 1998-10-27 | United Microelectronics Corporation | Multi-level conduction structure for VLSI circuits |
-
1989
- 1989-09-07 JP JP23204489A patent/JPH0395970A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5828121A (en) * | 1994-07-15 | 1998-10-27 | United Microelectronics Corporation | Multi-level conduction structure for VLSI circuits |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS5929460A (ja) | 薄膜トランジスタ | |
| TW200826293A (en) | Read-only memory and method for manufacturing the same | |
| JPH0395970A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| JPS6159873A (ja) | 薄膜電界効果トランジスタおよびその製造方法 | |
| JPS63146436A (ja) | 薄膜トランジスタ−の製造方法 | |
| JPH02130961A (ja) | 電界効果型トランジスタ | |
| JPS5968975A (ja) | 半導体装置およびその製造方法 | |
| JPH0397271A (ja) | イメージセンサ | |
| JPS62160769A (ja) | 薄膜トランジスタ素子 | |
| JP2002170892A (ja) | 積層型ゲート酸化膜構造の製造方法 | |
| JPH033365A (ja) | Ｍｏｓトランジスタ | |
| JPH0997877A (ja) | 半導体記憶装置およびその製造方法 | |
| JPS62154755A (ja) | 半導体装置の電極 | |
| JPS605555A (ja) | 半導体装置 | |
| JPH03108319A (ja) | 半導体装置の製造方法 | |
| JPS63182859A (ja) | 半導体集積回路装置 | |
| JPS6236852A (ja) | 半導体装置 | |
| JPS61228661A (ja) | 半導体装置及びその製造方法 | |
| JPS62115868A (ja) | 半導体装置の製造方法 | |
| JP2000294662A (ja) | 不揮発性半導体メモリ素子及びその製造方法 | |
| JPH05299647A (ja) | Ｍｏｓ電界効果トランジスタとその製造方法 | |
| JPS6038876A (ja) | 半導体装置の製造方法 | |
| JPH08181317A (ja) | 半導体装置の製造方法 | |
| JPS59119758A (ja) | 半導体装置の製造方法 |