JPH0397271A - イメージセンサ - Google Patents
イメージセンサInfo
- Publication number
- JPH0397271A JPH0397271A JP1235304A JP23530489A JPH0397271A JP H0397271 A JPH0397271 A JP H0397271A JP 1235304 A JP1235304 A JP 1235304A JP 23530489 A JP23530489 A JP 23530489A JP H0397271 A JPH0397271 A JP H0397271A
- Authority
- JP
- Japan
- Prior art keywords
- sensor
- image sensor
- layer
- section
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Light Receiving Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔技術分野〕
本発明は、光読取装置等において使用されるイメージセ
ンサに関する。
ンサに関する。
従来の代表的なイメージセンサの製造工程は，トランジ
スタ部を形成した後で、センサ部の感光層を形成してい
たため、トランジスタ部の形成工程数に加えてセンサ部
の形成工程数が加わった大へん多くの工程数を必要とし
ていた。これを第１図を参照して説明する。
スタ部を形成した後で、センサ部の感光層を形成してい
たため、トランジスタ部の形成工程数に加えてセンサ部
の形成工程数が加わった大へん多くの工程数を必要とし
ていた。これを第１図を参照して説明する。
第１図■は薄膜トランジスタ（ＴＰＴ）活性層の形成工
程であり、ＩＩＡｓ基板１上にＴＦＴ活性層としての多
結晶シリコン（Ｐｏｌｙ−Ｓｉ）層２を形成する．■は
ゲート電極の形成工程であり、Ｐｏｌｙ−Ｓｉ層２上に
ゲート酸化膜（Ｓｉｎ２膜）３とＰｏｌｙ−Ｓｉよりな
るゲート電極４を形成する．■はソース・ドレイン領域
へのイオン注入による活性化工程である．■は層間絶縁
膜５とコンタクトホール６の形成工程を示す．■は配線
電極（センサの下部電極に相当）７の形成工程であり、
■は光電変換機能をもつａ一Ｓｉ層（センサ感光層）８
の形成工程であり、■はエッチングによるセンサ部の形
或工程である．■はセンサ部のコンタクトホール９の形
或工程であり，■はセンサ部の電極１０の形成工程であ
る． このように、従来式のものは、薄膜トランジスタ部とセ
ンサ部を別々に形成しなければならず，このことは工程
数が多くなるのみならず、レジスト、エッチングのため
に使用するマスクの枚数もの，■，■，■，■，■，■
の工程で必要となり合，計７枚が必要である。
程であり、ＩＩＡｓ基板１上にＴＦＴ活性層としての多
結晶シリコン（Ｐｏｌｙ−Ｓｉ）層２を形成する．■は
ゲート電極の形成工程であり、Ｐｏｌｙ−Ｓｉ層２上に
ゲート酸化膜（Ｓｉｎ２膜）３とＰｏｌｙ−Ｓｉよりな
るゲート電極４を形成する．■はソース・ドレイン領域
へのイオン注入による活性化工程である．■は層間絶縁
膜５とコンタクトホール６の形成工程を示す．■は配線
電極（センサの下部電極に相当）７の形成工程であり、
■は光電変換機能をもつａ一Ｓｉ層（センサ感光層）８
の形成工程であり、■はエッチングによるセンサ部の形
或工程である．■はセンサ部のコンタクトホール９の形
或工程であり，■はセンサ部の電極１０の形成工程であ
る． このように、従来式のものは、薄膜トランジスタ部とセ
ンサ部を別々に形成しなければならず，このことは工程
数が多くなるのみならず、レジスト、エッチングのため
に使用するマスクの枚数もの，■，■，■，■，■，■
の工程で必要となり合，計７枚が必要である。
このことはコスト高になるうえ，各工程での制約条件が
ふえることによりどうしても信頼性の低下をきたす。
ふえることによりどうしても信頼性の低下をきたす。
本発明の目的は、前記工程数を低減させ，使用マスクの
枚数を減らすことにより，低コスト化をはかり、かつ製
品の信頼性を高く保つ点にある。
枚数を減らすことにより，低コスト化をはかり、かつ製
品の信頼性を高く保つ点にある。
本発明は、絶縁基板上に設けた薄膜トランジスタ部と、
それと同一基板上に形成されたセンサ部からなるイメー
ジセンサにおいて、トランジスタおよびセンサ共に多結
晶あるいは単結晶シリコンよりなる同一の用材を使用し
ていることを特徴とするものである．また、前記薄膜ト
ランジスタ部のゲート絶縁膜上に透明導電層を設けるこ
とは好ましい。
それと同一基板上に形成されたセンサ部からなるイメー
ジセンサにおいて、トランジスタおよびセンサ共に多結
晶あるいは単結晶シリコンよりなる同一の用材を使用し
ていることを特徴とするものである．また、前記薄膜ト
ランジスタ部のゲート絶縁膜上に透明導電層を設けるこ
とは好ましい。
本発明を第２図を参照して説明する。
■は石英やガラス等の絶縁基板１上にＴＦＴ活性層２と
センサ部感光Ｎ２’を形或するため多結晶シリコン層又
は単結晶シリコン層を形成する工程である。これにより
、ＴＦＴ部とセンサ部の活性層が同一工程で形成される
．■はＴＦＴ部とセンサ部に同時にゲート絶縁膜３，３
′およびゲート電極４，４′を形或する工程である．■
はソース・ドレイン領域を形成するためのイオン注入に
よる活性化工程である。■は眉間絶縁層５の形成とコン
タクトホール６の形成工程である。■は配線電極７の形
一或工程である．これにより、使用マスク枚数は４枚に
おさえることができる。
センサ部感光Ｎ２’を形或するため多結晶シリコン層又
は単結晶シリコン層を形成する工程である。これにより
、ＴＦＴ部とセンサ部の活性層が同一工程で形成される
．■はＴＦＴ部とセンサ部に同時にゲート絶縁膜３，３
′およびゲート電極４，４′を形或する工程である．■
はソース・ドレイン領域を形成するためのイオン注入に
よる活性化工程である。■は眉間絶縁層５の形成とコン
タクトホール６の形成工程である。■は配線電極７の形
一或工程である．これにより、使用マスク枚数は４枚に
おさえることができる。
センサ部のゲート電極を透明電極にする場合，あるいは
、センサ部にＨ０イオン注入を行い光感度の向上を行う
場合には、使用マスク枚数は最大６枚を必要とするが，
前述の従来型の場合に較べれば，工程数、使用マスク枚
数共に低減している。
、センサ部にＨ０イオン注入を行い光感度の向上を行う
場合には、使用マスク枚数は最大６枚を必要とするが，
前述の従来型の場合に較べれば，工程数、使用マスク枚
数共に低減している。
まず石英基板上にＬＰ−ＣＶＤ法でＰｏｌｙ−ＳＬ層を
３０００λ厚に形或する。形戊条件はＳｉＨ．１００％
、６００℃， ０．１ｔｏｒｒであり、これにより粒径
５００Ａ前後のＰｏｌｙ−Ｓｉ膜が形成される。その後
叶ｙ０２下、１０００℃に２時間保つことにより約１０
００人のゲート酸化膜が形成される。ついで、ＬＰ−Ｃ
ＶＤ法により、ｎ”−Ｐｏｌｙ−Ｓｉｌを約３０００入
厚に形或する。形或条件はＰＨ３３％を含有するＳ ｉ
Ｈ ４を用い６００℃， ０．１ｔｏｒｒであった。ゲ
ート＠極のバターニングはＳＦ６３０ＳＣＣＭ， ０，
ｌｔｏｒｒのドライエッチングにより行った。その後，
リンをＳｉｎ２膜を通して１ＸＩＯ”ａｍ−”ドーズイ
オン注入により注入し、９００℃で３０分活性化を行い
，ＴＦＴ部とセンサ部のソース・ドレイン領域の形或を
行った．その後，ゲートのセルファラインを利用して，
ＨＦ：Ｈ２０＝１：６で６０秒浸漬して、イオン注入時
にソース・ドレイン領域をカバーしていたＳｉｎ，層を
エッチング除去し、ついで、コンタクトホール用層間絶
１＃層を形成する．すナワチ、ＬＰ−ＣＶＤ法によりＳ
ｉＨ４／ｏ２＝ ８０／２００（ＳＣＣＭ）の条件下で
約５０００ Ａ厚のＳｉ０２層を形成するものである。
３０００λ厚に形或する。形戊条件はＳｉＨ．１００％
、６００℃， ０．１ｔｏｒｒであり、これにより粒径
５００Ａ前後のＰｏｌｙ−Ｓｉ膜が形成される。その後
叶ｙ０２下、１０００℃に２時間保つことにより約１０
００人のゲート酸化膜が形成される。ついで、ＬＰ−Ｃ
ＶＤ法により、ｎ”−Ｐｏｌｙ−Ｓｉｌを約３０００入
厚に形或する。形或条件はＰＨ３３％を含有するＳ ｉ
Ｈ ４を用い６００℃， ０．１ｔｏｒｒであった。ゲ
ート＠極のバターニングはＳＦ６３０ＳＣＣＭ， ０，
ｌｔｏｒｒのドライエッチングにより行った。その後，
リンをＳｉｎ２膜を通して１ＸＩＯ”ａｍ−”ドーズイ
オン注入により注入し、９００℃で３０分活性化を行い
，ＴＦＴ部とセンサ部のソース・ドレイン領域の形或を
行った．その後，ゲートのセルファラインを利用して，
ＨＦ：Ｈ２０＝１：６で６０秒浸漬して、イオン注入時
にソース・ドレイン領域をカバーしていたＳｉｎ，層を
エッチング除去し、ついで、コンタクトホール用層間絶
１＃層を形成する．すナワチ、ＬＰ−ＣＶＤ法によりＳ
ｉＨ４／ｏ２＝ ８０／２００（ＳＣＣＭ）の条件下で
約５０００ Ａ厚のＳｉ０２層を形成するものである。
ついで，ウェットエッチングによりコンタクトホールを
形成する。エッチング条件は通常の熱Ｓｉｎ２除去の条
件と同一である。
形成する。エッチング条件は通常の熱Ｓｉｎ２除去の条
件と同一である。
その後、ＡＱをマグネトロンスパッタリングで約１μｍ
厚に形成し、Ｃｘ Ｆ ｔ ＋ Ｓ Ｉ Ｃ Ｑ ４系
でドライエッチングし、本発明のイメージセンサを得た
． 〔効 果〕 本発明の層構戒を採ることにより、従来のものに較べて
その製造工程数を大巾に低減でき，使用マスクの枚数も
大巾に減すことができた。その結果，イメージセンサの
コストが下り、信頼性の高い製品を得ることができた。
厚に形成し、Ｃｘ Ｆ ｔ ＋ Ｓ Ｉ Ｃ Ｑ ４系
でドライエッチングし、本発明のイメージセンサを得た
． 〔効 果〕 本発明の層構戒を採ることにより、従来のものに較べて
その製造工程数を大巾に低減でき，使用マスクの枚数も
大巾に減すことができた。その結果，イメージセンサの
コストが下り、信頼性の高い製品を得ることができた。
第１図■〜■は従来型イメージセンサの製造工程を示し
、第２図■〜■は本発明イメージセンサの製造工程を示
す６ １：絶縁基板 ６：コンタクトホール２：ＴＦＴ
活性層 ７：配線電極 ２′：センサ部感光層 ８：センサ感光層３：ゲート酸
化膜 ９：コンタクトホール４：ゲート電極 １
０：電極 ５：眉間絶縁層
、第２図■〜■は本発明イメージセンサの製造工程を示
す６ １：絶縁基板 ６：コンタクトホール２：ＴＦＴ
活性層 ７：配線電極 ２′：センサ部感光層 ８：センサ感光層３：ゲート酸
化膜 ９：コンタクトホール４：ゲート電極 １
０：電極 ５：眉間絶縁層
Claims (1)
- 【特許請求の範囲】 １、絶縁基板上に設けた薄膜トランジスタ部と、それと
同一基板上に形成されたセンサ部からなるイメージセン
サにおいて、トランジスタおよびセンサ共に多結晶ある
いは単結晶シリコンよりなる同一の用材を使用している
ことを特徴とするイメージセンサ。 ２、前記薄膜トランジスタ部のゲート絶縁膜上に透明導
電層を設けたことを特徴とする請求項１記載のイメージ
センサ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235304A JPH0397271A (ja) | 1989-09-11 | 1989-09-11 | イメージセンサ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235304A JPH0397271A (ja) | 1989-09-11 | 1989-09-11 | イメージセンサ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0397271A true JPH0397271A (ja) | 1991-04-23 |
Family
ID=16984134
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1235304A Pending JPH0397271A (ja) | 1989-09-11 | 1989-09-11 | イメージセンサ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0397271A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525527A (en) * | 1992-02-20 | 1996-06-11 | Minnesota Mining And Manufacturing Company | Process for producing a solid state radiation detector |
| US6020581A (en) * | 1998-02-24 | 2000-02-01 | International Business Machines Corporation | Solid state CMOS imager using silicon-on-insulator or bulk silicon |
| US20180258834A1 (en) * | 2015-12-21 | 2018-09-13 | Mitsubishi Heavy Industries Engine & Turbocharger Ltd. | Precombustion-chamber engine |
-
1989
- 1989-09-11 JP JP1235304A patent/JPH0397271A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5525527A (en) * | 1992-02-20 | 1996-06-11 | Minnesota Mining And Manufacturing Company | Process for producing a solid state radiation detector |
| US5818053A (en) * | 1992-02-20 | 1998-10-06 | Imation Corp. | Multi-module solid state radiation detector with continuous photoconductor layer and fabrication method |
| US5942756A (en) * | 1992-02-20 | 1999-08-24 | Imation Corp. | Radiation detector and fabrication method |
| US6262421B1 (en) | 1992-02-20 | 2001-07-17 | Imation Corp. | Solid state radiation detector for x-ray imaging |
| US6020581A (en) * | 1998-02-24 | 2000-02-01 | International Business Machines Corporation | Solid state CMOS imager using silicon-on-insulator or bulk silicon |
| US20180258834A1 (en) * | 2015-12-21 | 2018-09-13 | Mitsubishi Heavy Industries Engine & Turbocharger Ltd. | Precombustion-chamber engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09509792A (ja) | 支持ウェーハ上に接着した半導体物質の層中に半導体素子が形成した半導体装置の製造方法 | |
| JPH0397271A (ja) | イメージセンサ | |
| JPH03179778A (ja) | 薄膜半導体形成用絶縁基板 | |
| JPS63115371A (ja) | 絶縁基板上のシリコン島状領域の上に２酸化シリコン層を形成する方法 | |
| JP3075620B2 (ja) | 半導体装置の製造方法 | |
| JPS63146436A (ja) | 薄膜トランジスタ−の製造方法 | |
| JPH07312426A (ja) | 薄膜トランジスタおよびその製造方法 | |
| JP2689596B2 (ja) | 半導体装置の製造方法 | |
| JPH03227024A (ja) | 半導体装置の製造方法 | |
| JP3216173B2 (ja) | 薄膜トランジスタ回路の製造方法 | |
| JPS62160769A (ja) | 薄膜トランジスタ素子 | |
| JPH10209388A (ja) | 薄膜トランジスタ強誘電体ランダムアクセスメモリ及びその製造方法 | |
| JPH0616560B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH04338650A (ja) | 半導体装置の製造方法 | |
| JPH0571193B2 (ja) | ||
| JPH04326576A (ja) | 半導体装置の製造方法 | |
| JPS647511B2 (ja) | ||
| JPS631071A (ja) | 薄膜半導体装置 | |
| JPH0395970A (ja) | 多結晶シリコン薄膜トランジスタ | |
| JPH05173184A (ja) | 液晶表示装置 | |
| JPS62115868A (ja) | 半導体装置の製造方法 | |
| JP2002170892A (ja) | 積層型ゲート酸化膜構造の製造方法 | |
| JPH077156A (ja) | 電界効果型薄膜トランジスタ | |
| JPH0997877A (ja) | 半導体記憶装置およびその製造方法 | |
| JP2633402B2 (ja) | 液晶表示装置の製造方法 |