JPH08181317A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH08181317A JPH08181317A JP6320276A JP32027694A JPH08181317A JP H08181317 A JPH08181317 A JP H08181317A JP 6320276 A JP6320276 A JP 6320276A JP 32027694 A JP32027694 A JP 32027694A JP H08181317 A JPH08181317 A JP H08181317A
- Authority
- JP
- Japan
- Prior art keywords
- thin film
- silicon thin
- insulating film
- polycrystalline silicon
- semiconductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
(57)【要約】
【目的】 半導体薄膜（水素化アモルファスシリコン薄
膜）を溶融結晶化して形成した多結晶シリコン薄膜を用
いた薄膜トランジスタに関して、高い信頼性と良好な特
性を可能とする製造方法を提供することを目的とする。 【構成】 所定の形状に形成した多結晶シリコン薄膜１
０２上にプロセスの最高処理温度で水素プラズマａ１０
３処理を行ない、その後ゲート絶縁膜１０４を堆積し、
さらに層間絶縁膜堆積後、今度は基板温度を４００℃よ
り低い温度で水素プラズマｂ１０９処理を行う。
膜）を溶融結晶化して形成した多結晶シリコン薄膜を用
いた薄膜トランジスタに関して、高い信頼性と良好な特
性を可能とする製造方法を提供することを目的とする。 【構成】 所定の形状に形成した多結晶シリコン薄膜１
０２上にプロセスの最高処理温度で水素プラズマａ１０
３処理を行ない、その後ゲート絶縁膜１０４を堆積し、
さらに層間絶縁膜堆積後、今度は基板温度を４００℃よ
り低い温度で水素プラズマｂ１０９処理を行う。
Description
【０００１】
【産業上の利用分野】本発明は、透光性基板上に薄膜ト
ランジスタ（以下ＴＦＴと称する）を形成する半導体装
置の製造方法に関する。
ランジスタ（以下ＴＦＴと称する）を形成する半導体装
置の製造方法に関する。
【０００２】
【従来の技術】レーザー結晶化法により形成された多結
晶シリコン薄膜は形成後に多くのダングリングボンドを
有しており、良好な電気特性を得るためにはこのダング
リングボンドを水素原子等でターミネートする必要があ
る。このターミネートの方法としては水素プラズマ雰囲
気中で多結晶シリコン薄膜を処理する方法が一般的であ
る。
晶シリコン薄膜は形成後に多くのダングリングボンドを
有しており、良好な電気特性を得るためにはこのダング
リングボンドを水素原子等でターミネートする必要があ
る。このターミネートの方法としては水素プラズマ雰囲
気中で多結晶シリコン薄膜を処理する方法が一般的であ
る。
【０００３】
【発明が解決しようとする課題】多結晶シリコン薄膜の
ダングリングボンドを水素原子でターミネートするため
に水素プラズマ処理を行う場合、多結晶シリコン薄膜上
になにも膜がない状態で水素プラズマ処理を行うと効率
よく多結晶シリコン薄膜中へ水素原子を拡散させること
ができる。しかし、多結晶シリコン薄膜上に絶縁膜を堆
積する際の基板温度加熱で多結晶シリコン薄膜中の水素
が脱離してしまう。
ダングリングボンドを水素原子でターミネートするため
に水素プラズマ処理を行う場合、多結晶シリコン薄膜上
になにも膜がない状態で水素プラズマ処理を行うと効率
よく多結晶シリコン薄膜中へ水素原子を拡散させること
ができる。しかし、多結晶シリコン薄膜上に絶縁膜を堆
積する際の基板温度加熱で多結晶シリコン薄膜中の水素
が脱離してしまう。
【０００４】
【課題を解決するための手段】多結晶シリコン薄膜中の
ダングリングボンドをターミネートするための水素プラ
ズマ処理工程をゲート絶縁膜及び層間絶縁膜堆積の前後
に行う。また絶縁膜堆積前の水素プラズマ処理の基板温
度は絶縁膜堆積時の基板温度以上で行い、絶縁膜堆積後
の水素プラズマ処理の基板温度は４００℃より低い温度
で行う。
ダングリングボンドをターミネートするための水素プラ
ズマ処理工程をゲート絶縁膜及び層間絶縁膜堆積の前後
に行う。また絶縁膜堆積前の水素プラズマ処理の基板温
度は絶縁膜堆積時の基板温度以上で行い、絶縁膜堆積後
の水素プラズマ処理の基板温度は４００℃より低い温度
で行う。
【０００５】
【作用】多結晶シリコン薄膜上に絶縁膜を堆積する前の
水素プラズマ処理の基板温度を絶縁膜堆積時の基板温度
以上で行うことにより、絶縁膜堆積温度以上で結合する
水素原子は結合させ絶縁膜堆積温度付近での多結晶シリ
コン薄膜中のダングリングボンドの状態を安定にする。
また絶縁膜堆積温度で脱離する水素原子は堆積前に脱離
させることにより絶縁膜堆積時の多結晶シリコン薄膜中
からの水素原子の脱離によるダメージをなくすことがで
きる。
水素プラズマ処理の基板温度を絶縁膜堆積時の基板温度
以上で行うことにより、絶縁膜堆積温度以上で結合する
水素原子は結合させ絶縁膜堆積温度付近での多結晶シリ
コン薄膜中のダングリングボンドの状態を安定にする。
また絶縁膜堆積温度で脱離する水素原子は堆積前に脱離
させることにより絶縁膜堆積時の多結晶シリコン薄膜中
からの水素原子の脱離によるダメージをなくすことがで
きる。
【０００６】さらに、絶縁膜堆積後に再度多結晶シリコ
ン薄膜の未結合のダングリングボンドをターミネートす
るために今度は多結晶シリコン薄膜中から水素原子が脱
離しない温度で水素プラズマ処理することにより安定し
た多結晶シリコン薄膜を実現する。
ン薄膜の未結合のダングリングボンドをターミネートす
るために今度は多結晶シリコン薄膜中から水素原子が脱
離しない温度で水素プラズマ処理することにより安定し
た多結晶シリコン薄膜を実現する。
【０００７】
【実施例】以下、本発明の実施例について、図面を参照
しながら説明する。
しながら説明する。
【０００８】図１は本発明の一実施例における半導体装
置の製造方法を示す工程断面図である。図１(a)に示す
ように、透光性基板１０１上にプラズマＣＶＤ法等によ
り堆積した水素化アモルファスシリコン薄膜を所定の形
状にエッチングし、エキシマレーザー（例えばＸｅＣ
ｌ、 ＫｒＦ等）により溶融結晶化し多結晶シリコン薄
膜１０２を形成する。その後基板温度を４５０℃とし
て、水素プラズマａ１０３雰囲気中に曝す。この時基板
温度は、本プロセスの最高処理温度である絶縁膜の堆積
温度と同様としている。この処理により多結晶シリコン
薄膜中のダングリングボンドを絶縁膜堆積温度付近で安
定な状態にする。
置の製造方法を示す工程断面図である。図１(a)に示す
ように、透光性基板１０１上にプラズマＣＶＤ法等によ
り堆積した水素化アモルファスシリコン薄膜を所定の形
状にエッチングし、エキシマレーザー（例えばＸｅＣ
ｌ、 ＫｒＦ等）により溶融結晶化し多結晶シリコン薄
膜１０２を形成する。その後基板温度を４５０℃とし
て、水素プラズマａ１０３雰囲気中に曝す。この時基板
温度は、本プロセスの最高処理温度である絶縁膜の堆積
温度と同様としている。この処理により多結晶シリコン
薄膜中のダングリングボンドを絶縁膜堆積温度付近で安
定な状態にする。
【０００９】次に同図(ｂ) に示すように透光性基板上
にゲート絶縁膜１０４としてＳｉＯ2を常圧ＣＶＤ装置
で１００Å〜５０００Å程度堆積する。この時ゲート絶
縁膜１０４としてはＳｉＯ2単層以外に、ＳｉＯ2を２
層、ＳｉＮXを単層、ＳｉＯ2とＳｉＮXの２層などが考
えられる。また、堆積方法としては他にＬＰ−ＣＶＤ装
置、プラズマＣＶＤ装置、光ＣＶＤ装置、ＥＣＲ−ＳＰ
装置やＥＣＲ−プラズマＣＶＤ装置等が考えられる。次
にゲート電極１０６としてＣｒ（クロム）を５００Å〜
４０００Å程度堆積し、所定の形状にエッチングす
る。この時電極材料してはＡｌ、多結晶シリコン、Ｔ
ａ、Ｔｉ等を用いてもよい。次に、水素希釈したＢ2H6
もしくはＰＨ3をプラズマにより分解、活性化させ、さ
らには電界により加速して不純物を注入する非質量分離
型のドーピング方法を用いてゲート絶縁膜１０４越しに
多結晶シリコン薄膜１０２中に不純物の注入を行いソー
ス・ドレイン領域１０７を形成する。その際ゲート電極
１０６とゲート絶縁膜１０４がマスクとなってチャネル
領域１０８は不純物の注入が生じないためセルフアライ
ンでソース・ドレイン領域１０７の形成が行える。次
に、基板上に層間絶縁膜１０５としてＳｉＯ2を常圧Ｃ
ＶＤ装置で１００Å〜５０００Å程度堆積する。この時
層間絶縁膜１０５としてはＳｉＯ2単層以外に、ＳｉＯ2
を２層、ＳｉＮXを単層、ＳｉＯ2とＳｉＮXの２層など
が考えられる。また、堆積方法としては他にＬＰ−ＣＶ
Ｄ装置、プラズマＣＶＤ装置、光ＣＶＤ装置、ＥＣＲ−
ＳＰ装置やＥＣＲ−プラズマＣＶＤ装置等が考えられ
る。堆積時の基板温度としては４５０℃以下とする。さ
らに堆積時の基板温度を４００℃前後とすると、不純物
注入後の活性化も同時に行うことが可能であり、活性化
工程の簡略化が図れる。
にゲート絶縁膜１０４としてＳｉＯ2を常圧ＣＶＤ装置
で１００Å〜５０００Å程度堆積する。この時ゲート絶
縁膜１０４としてはＳｉＯ2単層以外に、ＳｉＯ2を２
層、ＳｉＮXを単層、ＳｉＯ2とＳｉＮXの２層などが考
えられる。また、堆積方法としては他にＬＰ−ＣＶＤ装
置、プラズマＣＶＤ装置、光ＣＶＤ装置、ＥＣＲ−ＳＰ
装置やＥＣＲ−プラズマＣＶＤ装置等が考えられる。次
にゲート電極１０６としてＣｒ（クロム）を５００Å〜
４０００Å程度堆積し、所定の形状にエッチングす
る。この時電極材料してはＡｌ、多結晶シリコン、Ｔ
ａ、Ｔｉ等を用いてもよい。次に、水素希釈したＢ2H6
もしくはＰＨ3をプラズマにより分解、活性化させ、さ
らには電界により加速して不純物を注入する非質量分離
型のドーピング方法を用いてゲート絶縁膜１０４越しに
多結晶シリコン薄膜１０２中に不純物の注入を行いソー
ス・ドレイン領域１０７を形成する。その際ゲート電極
１０６とゲート絶縁膜１０４がマスクとなってチャネル
領域１０８は不純物の注入が生じないためセルフアライ
ンでソース・ドレイン領域１０７の形成が行える。次
に、基板上に層間絶縁膜１０５としてＳｉＯ2を常圧Ｃ
ＶＤ装置で１００Å〜５０００Å程度堆積する。この時
層間絶縁膜１０５としてはＳｉＯ2単層以外に、ＳｉＯ2
を２層、ＳｉＮXを単層、ＳｉＯ2とＳｉＮXの２層など
が考えられる。また、堆積方法としては他にＬＰ−ＣＶ
Ｄ装置、プラズマＣＶＤ装置、光ＣＶＤ装置、ＥＣＲ−
ＳＰ装置やＥＣＲ−プラズマＣＶＤ装置等が考えられ
る。堆積時の基板温度としては４５０℃以下とする。さ
らに堆積時の基板温度を４００℃前後とすると、不純物
注入後の活性化も同時に行うことが可能であり、活性化
工程の簡略化が図れる。
【００１０】次に同図(ｃ) に示すように、ゲート絶縁
膜１０４及び層間絶縁膜１０５の所定の位置に電極取り
出し用の穴を形成する。さらに、この穴を形成後に基板
温度を例えば３５０℃として水素プラズマｂ１０９雰囲
気の中に基板を曝す処理を１０分〜２４０分間行う。こ
の処理により、溶融結晶化された多結晶シリコン薄膜の
粒界に存在するダングリングボンドを水素原子でターミ
ネートし、電気特性の向上を図る。また、この水素プラ
ズマ処理は層間絶縁膜堆積後に行ってもよい。さらに、
この水素プラズマ処理を行った後の工程では、基板温度
を３５０℃より低い温度で各処理を行うものとする。こ
れは基板温度を３５０℃よりも高くすることで、ターミ
ネートした水素原子の再脱離を防止するためである。
膜１０４及び層間絶縁膜１０５の所定の位置に電極取り
出し用の穴を形成する。さらに、この穴を形成後に基板
温度を例えば３５０℃として水素プラズマｂ１０９雰囲
気の中に基板を曝す処理を１０分〜２４０分間行う。こ
の処理により、溶融結晶化された多結晶シリコン薄膜の
粒界に存在するダングリングボンドを水素原子でターミ
ネートし、電気特性の向上を図る。また、この水素プラ
ズマ処理は層間絶縁膜堆積後に行ってもよい。さらに、
この水素プラズマ処理を行った後の工程では、基板温度
を３５０℃より低い温度で各処理を行うものとする。こ
れは基板温度を３５０℃よりも高くすることで、ターミ
ネートした水素原子の再脱離を防止するためである。
【００１１】次に同図(ｄ)に示すように、ソース・ドレ
イン電極１１０を所定の形状に形成し薄膜トランジスタ
を作製する。
イン電極１１０を所定の形状に形成し薄膜トランジスタ
を作製する。
【００１２】
【発明の効果】本発明により、多結晶シリコン薄膜中に
有するダングリングボンドをターミネートするために水
素プラズマ処理を絶縁膜堆積の前後で、処理温度を変え
て行うことにより、安定した多結晶シリコン薄膜の形成
を可能にする。
有するダングリングボンドをターミネートするために水
素プラズマ処理を絶縁膜堆積の前後で、処理温度を変え
て行うことにより、安定した多結晶シリコン薄膜の形成
を可能にする。
【図１】本発明の一実施例における半導体装置の製造方
法を示す一部の工程断面図
法を示す一部の工程断面図
１０１ 透光性基板 １０２ 多結晶シリコン薄膜 １０３ 水素プラズマ １０４ ゲート絶縁膜 １０５ 層間絶縁膜 １０６ ゲート電極 １０７ ソース・ドレイン領域 １０８ チャネル領域 １０９ 水素プラズマｂ １１０ ソース・ドレイン電極
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０１Ｌ 21/268 Ｚ 27/12 Ｒ (72)発明者 古田 守 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (3)
- 【請求項１】透光性基板上に、半導体薄膜ａを所定の形
状に形成する第１の工程と、前記半導体薄膜ａにレーザ
ー光を照射し半導体薄膜ｂとする第２の工程と、前記半
導体薄膜ｂを活性な水素原子で処理する第３の工程と、
前記透光性基板上と半導体薄膜ｂに絶縁性薄膜ａを堆積
する第４の工程と、前記絶縁性薄膜ａ上に電極ａを所定
の形状に形成する第５の工程と、前記絶縁性薄膜ａ越し
に前記半導体薄膜ｂ中へ不純物を注入する第６の工程
と、そのようにして出来た前記基板上に絶縁性薄膜ｂを
堆積する第７の工程と、前記絶縁性薄膜ａ、ｂの所定の
位置に穴を形成する第８の工程と、前記絶縁性薄膜ｂ上
に所定の形状に電極ｂを形成する第９の工程とを少なく
とも有することを特徴とする半導体装置の製造方法。 - 【請求項２】半導体薄膜ｂを活性な水素原子で処理する
工程の処理温度が第４の工程から第９の工程で用いられ
る処理温度以上であることを特徴とする請求項１に記載
の半導体装置の製造方法。 - 【請求項３】第７の工程以降で、処理温度３００℃以上
４５０℃以下として活性な水素原子で処理を行う工程を
有することを特徴とする請求項１に記載の半導体装置の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6320276A JPH08181317A (ja) | 1994-12-22 | 1994-12-22 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6320276A JPH08181317A (ja) | 1994-12-22 | 1994-12-22 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08181317A true JPH08181317A (ja) | 1996-07-12 |
Family
ID=18119704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6320276A Pending JPH08181317A (ja) | 1994-12-22 | 1994-12-22 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08181317A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011192908A (ja) * | 2010-03-16 | 2011-09-29 | Toshiba Corp | ポリシリコン膜の製造方法、太陽電池及び電子デバイス |
| CN105097450A (zh) * | 2015-06-23 | 2015-11-25 | 京东方科技集团股份有限公司 | 多晶硅薄膜及制作方法、tft及制作方法、显示面板 |
-
1994
- 1994-12-22 JP JP6320276A patent/JPH08181317A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011192908A (ja) * | 2010-03-16 | 2011-09-29 | Toshiba Corp | ポリシリコン膜の製造方法、太陽電池及び電子デバイス |
| CN105097450A (zh) * | 2015-06-23 | 2015-11-25 | 京东方科技集团股份有限公司 | 多晶硅薄膜及制作方法、tft及制作方法、显示面板 |
| US10431669B2 (en) | 2015-06-23 | 2019-10-01 | Boe Technology Group Co., Ltd. | Polysilicon thin film and manufacturing method thereof, TFT and manufacturing method thereof, and display panel |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH03280435A (ja) | 薄膜半導体装置の製造方法 | |
| JPS6276772A (ja) | 電界効果型トランジスタの製造方法 | |
| JP3374455B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH08181317A (ja) | 半導体装置の製造方法 | |
| JPH0766415A (ja) | 半導体装置の製造方法及び薄膜トランジスタ | |
| JPS6159873A (ja) | 薄膜電界効果トランジスタおよびその製造方法 | |
| JPH11354441A (ja) | 半導体装置の製造方法 | |
| JPH04221854A (ja) | 薄膜半導体装置 | |
| JP4387477B2 (ja) | 半導体素子の製造方法 | |
| JPS6197975A (ja) | 半導体装置の製造方法 | |
| JP2797200B2 (ja) | 多結晶シリコン電極およびその製造方法 | |
| JPH0714849A (ja) | 薄膜トランジスタの製造方法 | |
| JPS6331168A (ja) | 薄膜トランジスタの製造方法 | |
| JPH04186634A (ja) | 薄膜半導体装置の製造方法 | |
| JP2711187B2 (ja) | 半導体装置の製造方法 | |
| JPH0571193B2 (ja) | ||
| JPS63281424A (ja) | ポリサイド電極の形成方法 | |
| JPH113887A (ja) | 薄膜トランジスタの製造方法 | |
| JPH07321336A (ja) | 薄膜トランジスタの製造方法 | |
| JP3426163B2 (ja) | 液晶表示装置 | |
| JP2565192B2 (ja) | 半導体装置の製造方法 | |
| KR0167667B1 (ko) | 반도체 제조방법 | |
| JP2951319B2 (ja) | 半導体装置の製造方法 | |
| JP2556850B2 (ja) | 薄膜トランジスタの製造方法 | |
| JPH11243188A (ja) | 半導体装置 |