JPH039604B2 - - Google Patents

Info

Publication number
JPH039604B2
JPH039604B2 JP56158291A JP15829181A JPH039604B2 JP H039604 B2 JPH039604 B2 JP H039604B2 JP 56158291 A JP56158291 A JP 56158291A JP 15829181 A JP15829181 A JP 15829181A JP H039604 B2 JPH039604 B2 JP H039604B2
Authority
JP
Japan
Prior art keywords
ceramic substrate
insulating layer
ceramic
capacitance
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP56158291A
Other languages
English (en)
Other versions
JPS5858702A (ja
Inventor
Taizo Hashizume
Mikio Sumyoshi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP56158291A priority Critical patent/JPS5858702A/ja
Publication of JPS5858702A publication Critical patent/JPS5858702A/ja
Publication of JPH039604B2 publication Critical patent/JPH039604B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Parts Printed On Printed Circuit Boards (AREA)
  • Thermistors And Varistors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

【発明の詳細な説明】 本発明はセラミツクバリスタやセラミツクコン
デンサ等(この明細書中では便宜上セラミツクバ
リスタ等と総称する)に使用する電極の構造に関
するものであつて、その目的とするところは使用
するセラミツク基板の静電容量の調整およびリー
ド線の取付けが容易な電極構造を提供することに
ある。
酸化亜鉛を主体とするセラミツクバリスタは、
酸化亜鉛にビスマス、アンチモン、コバルト、マ
ンガン等の金属酸化物を添加して混合成形し、
1000〜1300℃で焼結して形成され、すぐれた非直
線電圧抵抗特性を有するので各種電気回路のサー
ジ吸収器として広く用いられている。ところでこ
のセラミツクバリスタをサージ吸収器として使用
する場合は、その電圧非直線抵抗特性を十分に活
かすために静電容量を小さくしなければならない
場合がある。
第1図および第2図において、1はセラミツク
基板で、その表面および裏面には、銀又は銅ある
いはアルミニユム等の導電性金属の焼付け、メツ
キあるいは溶射等によつて平面電極2,2′を形
成している。3,3′は平面電極2,2′に半田付
けされたリード線である。ところでこのセラミツ
クバリスタの静電容量はセラミツク基板1の比誘
電率と平面電極2,2′の面積に正比例し、セラ
ミツク基板の板厚t(電極2,2′間の距離)に反
比例する。したがつてセラミツクバリスタとして
の所定の特性を保持した状態で静電容量を低下さ
せるためには電極面積を縮少するのが近道であ
る。そのために従来のセラミツクバリスタにおい
ては、その静電容量を低下させる必要がある場合
に、第3図に示すように平面電極4を小面積にし
ていた。しかし、この小面積の平面電極4を採用
するとリード線3,3′の半田付けの作業が困難
となり、作業性を著しく低下させるばかりでな
く、脱落、接着不良等の不良品の発生率が増加す
る。本発明はこの問題を解決することを意図する
ものである。
本発明の実施例を第4図について説明する。1
は比誘電率の高いセラミツク基板、5,5′はセ
ラミツク基板1の比誘電率に比し、はるかに低い
比誘電率をもつ無機物質又は有機物質よりなるリ
ング状の絶縁層で、セラミツク基板1の表面およ
び裏面に対称的に焼付け、塗着等の手段によつて
形成される。6,6′はリング状の絶縁層5,
5′の上からセラミツク基板1の表面および裏面
に焼付けその他の手段によつて形成した円形の平
面電極で、その直径はリング状の絶縁層5,5′
の外径より若干小さくしてある。したがつて平面
電極6,6′はリング状の絶縁層5,5′のリング
内aにおいてセラミツク基板1と直接、接触し、
リング上bにおいて絶縁層5,5′と接触する。
なお、リード線は平面電極6,6′に第2図に示
す従来法と同じ方法によつて取付ける。
上記電極構造を有する本発明のセラミツク基板
の静電容量を第5図の等価回路図によつて説明す
る。C1はリング内aの部分のセラミツク基板1
の静電容量、C2はリング間bの部分のセラミツ
ク基板1の静電容量、C3は絶縁層5,5′の静電
容量である。電極A、B間の総合静電容量Cは第
5図に示すように、C3、C2、C3の直列回路をC1
と並列に接続したものと等価になり、C3の比誘
導率がきわめて小さいときはC≒C1となる。な
お、絶縁層5,5′の静電容量C3はその材料およ
び厚さを適宜採択することによつて自由に設定す
ることができる。
次にその具体的な実施例を実験値によつて説明
する。直径10mm、厚さ1mmのセラミツク基板の表
面および裏面に、外径8mm、内径3mmの芳香族ポ
リアミド酸ワニスよりなるリング状の絶縁層5,
5′を形成し、さらにその上に直径6mmの銀電極
を焼付けて静電容量を測定したところ30PFであ
つた。なお絶縁層5,5′のない第2図の従来の
構造の場合は90PFであつた。
上記実施例における絶縁層はリング状のものを
例示したがこれは第6図イに示すようなセラミツ
ク基板1の表面および裏面の一部を部分的に覆う
もの7、あるいは同図ロに示すような円形のもの
8でもよい。また、セラミツク基板1の表面およ
び裏面の双方に設けることなく片面だけでよい場
合もある。要するに電極とセラミツク基板との間
に、部分的に比誘電率の低い絶縁層があればよ
い。第6図ハはリング状の絶縁層5,5′の上を
全面的に電極6,6′で被覆した実施例を示して
いる。
以上述べたように本発明のセラミツク基板の電
極構造は、比誘電率の高いセラミツク基板の表面
および裏面の双方又はその片面に、該セラミツク
基板の比誘電率よりもはるかに低い比誘電率をも
つ誘電体よりなる絶縁層を部分的に設け、部分的
に絶縁層を設けた前記セラミツク基板の表面およ
び裏面に電極を形成した構造を有するので以下述
べるような効果がある。
(1) 絶縁層の材料、形状、厚さ等を適宜採択設定
することにより、セラミツク基板および電極構
造に変更を加えることなく電極間の静電容量を
自由に調整することができる。したがつて静電
容量の小さいセラミツクバリスタを必要とする
とき、第3図に示すように電極面積を小さくす
る必要がないからリード線の半田付けが容易と
なり、前述の本発明の目的を達成することがで
きる。
(2) 絶縁層を設けることによつてセラミツク基板
の機械的強度が増強され、かつ方向性がなくな
るため取扱いが容易になる。
(3) 絶縁層の材料に電極物質となじみ易い物質を
採択することによつて電極形成を容易にする。
【図面の簡単な説明】
第1図:従来のセラミツク基板を示す図で、イ
は平面図、ロは側面図、第2図:従来のセラミツ
クバリスタの平面図、第3図:従来の静電容量の
小さいセラミツクバリスタの平面図、第4図:本
発明のセラミツク基板を示す図で、イは平面図、
ロは断面図、第5図:本発明のセラミツク基板の
静電容量の等価回路図、第6図:本発明のセラミ
ツク基板の他の実施例で、イ,ロ,ハはその平面
図。 〔記号〕1……セラミツク基板、2,2′,4
……従来の電極、3,3′……リード線、5,
5′……絶縁層、6,6′……電極、7,8……絶
縁層。

Claims (1)

    【特許請求の範囲】
  1. 1 比誘電率の高いセラミツク基板の表面および
    裏面の双方又はその片面に、前記セラミツク基板
    の比誘電率よりもはるかに低い比誘電率をもつ誘
    電体よりなる絶縁層を部分的に設け、部分的に絶
    縁層を設けた前記セラミツク基板の表面および裏
    面に前記セラミツク基板および前記絶縁層を被覆
    するように電極面を形成したことを特徴とするセ
    ラミツクバリスタ等の電極構造。
JP56158291A 1981-10-05 1981-10-05 セラミックバリスタ等の電極構造 Granted JPS5858702A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP56158291A JPS5858702A (ja) 1981-10-05 1981-10-05 セラミックバリスタ等の電極構造

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP56158291A JPS5858702A (ja) 1981-10-05 1981-10-05 セラミックバリスタ等の電極構造

Publications (2)

Publication Number Publication Date
JPS5858702A JPS5858702A (ja) 1983-04-07
JPH039604B2 true JPH039604B2 (ja) 1991-02-08

Family

ID=15668388

Family Applications (1)

Application Number Title Priority Date Filing Date
JP56158291A Granted JPS5858702A (ja) 1981-10-05 1981-10-05 セラミックバリスタ等の電極構造

Country Status (1)

Country Link
JP (1) JPS5858702A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0738489B2 (ja) * 1985-08-06 1995-04-26 キヤノン株式会社 電子材料セラミツク及びこれを用いた電子回路用基体

Also Published As

Publication number Publication date
JPS5858702A (ja) 1983-04-07

Similar Documents

Publication Publication Date Title
US4706060A (en) Surface mount varistor
US4533931A (en) Reduction reoxidation type semiconductor ceramic condenser
US4660017A (en) Chip-type varistor
JPH039604B2 (ja)
JPH02189903A (ja) 積層型バリスタ
JP3286855B2 (ja) チップ型ptcサーミスタの製造方法
US5568354A (en) Chip type solid electrolyte capacitor
JPS636121B2 (ja)
JPH0322883Y2 (ja)
JPH09246004A (ja) 抵抗器とその製造方法
JPS6010701A (ja) 正特性サ−ミスタ
JPS5919364Y2 (ja) バリスタ
JPH0331043Y2 (ja)
US5828123A (en) Chip resistor and method for producing same
JPH0322886Y2 (ja)
JPS6311699Y2 (ja)
JPS598373Y2 (ja) プリント配線板
JP3606467B2 (ja) 積層形電圧非直線抵抗器の製造方法
JPH0322884Y2 (ja)
KR19990044154A (ko) 저 저항칩 저항기
JPH10270214A (ja) 非直線抵抗体の積層接合体
JPS598372Y2 (ja) プリント配線板
JPH0945510A (ja) 積層型電圧非直線抵抗器
JPH0714706A (ja) リング状磁器バリスタ
CA1148271A (en) Multi-terminal varistor configuration