JPH0397253A - 集積回路用リードフレーム - Google Patents
集積回路用リードフレームInfo
- Publication number
- JPH0397253A JPH0397253A JP1235404A JP23540489A JPH0397253A JP H0397253 A JPH0397253 A JP H0397253A JP 1235404 A JP1235404 A JP 1235404A JP 23540489 A JP23540489 A JP 23540489A JP H0397253 A JPH0397253 A JP H0397253A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- lead frame
- die
- junction
- integrated circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、集積回路（ＩＣ）に使用されるリードフレー
ム、特にダイボンディングによる接合を行うことな＜、
１Ｃチップをダイパッド部に固定できるリードフレーム
に関するものである。
ム、特にダイボンディングによる接合を行うことな＜、
１Ｃチップをダイパッド部に固定できるリードフレーム
に関するものである。
第５図は従来のリードフレームを示す斜視図である．図
において，（ｌ）はＩＣチップ（図示省略）を載せるた
めのダイバッド部、（２）はダイバッド部（１）の周辺
部に配置されたリード部であり． ＩＣチップに接続ワ
イヤー等で接続されるようになっている．（３）はダイ
パッド部（１）を支持する支持部である． 上記のように構成された従来のリードフレームにおいて
は、集積回路の組立に際して、ＩＣチップをリードフレ
ームのダイパッド部（１）に接着層を介して接合してい
る。
において，（ｌ）はＩＣチップ（図示省略）を載せるた
めのダイバッド部、（２）はダイバッド部（１）の周辺
部に配置されたリード部であり． ＩＣチップに接続ワ
イヤー等で接続されるようになっている．（３）はダイ
パッド部（１）を支持する支持部である． 上記のように構成された従来のリードフレームにおいて
は、集積回路の組立に際して、ＩＣチップをリードフレ
ームのダイパッド部（１）に接着層を介して接合してい
る。
ところがダイボンディングによる接合では、ＩＣチップ
の素材となるＳｉとリードフレーム材の熱膨張係数の違
いにより、ダイボンド後に残留応力を生じ，チップのク
ラック発生や，内部応力の緩和による変形から、パッケ
ージ樹脂のクラック発生の誘因となることがある．この
ような現象は高集積化によるチップの大型化とともに顕
著になってきている． すなわち、ＩＣチップの素材Ｓｉの熱膨張係数は約３ｘ
ｌＯ−＠／’Ｃであり、一方リードフレーム材の素材に
は、鉄・ニッケル合金（４２Ａｌ１ｏｙ）あるいは銅合
金が使用されているが、前者の熱膨張係数は約６×１０
“／℃、後者は約１７ ｘ １０−’ ／ ’Ｃであり
，この熱臓癲係数の差がＳｉチップのクラックあるいは
モールド樹脂のクラックの誘因となっている。
の素材となるＳｉとリードフレーム材の熱膨張係数の違
いにより、ダイボンド後に残留応力を生じ，チップのク
ラック発生や，内部応力の緩和による変形から、パッケ
ージ樹脂のクラック発生の誘因となることがある．この
ような現象は高集積化によるチップの大型化とともに顕
著になってきている． すなわち、ＩＣチップの素材Ｓｉの熱膨張係数は約３ｘ
ｌＯ−＠／’Ｃであり、一方リードフレーム材の素材に
は、鉄・ニッケル合金（４２Ａｌ１ｏｙ）あるいは銅合
金が使用されているが、前者の熱膨張係数は約６×１０
“／℃、後者は約１７ ｘ １０−’ ／ ’Ｃであり
，この熱臓癲係数の差がＳｉチップのクラックあるいは
モールド樹脂のクラックの誘因となっている。
４２Ａｌｌｏｙは銅合金に比べ、Ｓｉとの熱膨張差が小
さいため大きなチップに使用されているが、いずれにし
てもチップとリードフレーム材の熱膨張の差を緩和させ
る必要があった。
さいため大きなチップに使用されているが、いずれにし
てもチップとリードフレーム材の熱膨張の差を緩和させ
る必要があった。
この熱膨張係数の差を緩和させる手段として，チップと
リードフレームを接合するダイボンド材の材質変更を行
い、例えばＡｕ−Ｓｉ共晶合金のＡｇぺ−ストのような
低温側で硬化する樹脂の採用により、より低温側でダイ
ボンディングを行うなど、熱膨張係数の差の改善がはか
られてきた。
リードフレームを接合するダイボンド材の材質変更を行
い、例えばＡｕ−Ｓｉ共晶合金のＡｇぺ−ストのような
低温側で硬化する樹脂の採用により、より低温側でダイ
ボンディングを行うなど、熱膨張係数の差の改善がはか
られてきた。
しかしながら，高集積化とともにチップサイズがさらに
大きくなり、一方では熱の発生も大きくなって、熱を放
散させる必要から，銅合金の必要性が高まるなど，従来
の改善では対応が困難なものへの対応が迫られてきてい
る．またこの熱膨張の差をできるだけ少なくするために
、ダイボンドされるリードフレーム材に十文字のスリッ
トを入れて応力を等価的に４分割してクラックを防止す
る方法も提案されているが、この場合、ＩＣチップを樹
脂層を介してリードフレーム材に接着する際、樹脂がス
リットより貫通してリードフレーム材の下方に到り，治
具と接合してしまい作業性が悪くなる等の問題点がある
。
大きくなり、一方では熱の発生も大きくなって、熱を放
散させる必要から，銅合金の必要性が高まるなど，従来
の改善では対応が困難なものへの対応が迫られてきてい
る．またこの熱膨張の差をできるだけ少なくするために
、ダイボンドされるリードフレーム材に十文字のスリッ
トを入れて応力を等価的に４分割してクラックを防止す
る方法も提案されているが、この場合、ＩＣチップを樹
脂層を介してリードフレーム材に接着する際、樹脂がス
リットより貫通してリードフレーム材の下方に到り，治
具と接合してしまい作業性が悪くなる等の問題点がある
。
本発明は上記のような問題点を解消するため、ＩＣチッ
プとリードフレームとをダイボンディングによる接合を
行うことな＜、１Ｃチップをリードフレームに固定でき
る集積回路用リードフレームを提供することを目的とす
る。
プとリードフレームとをダイボンディングによる接合を
行うことな＜、１Ｃチップをリードフレームに固定でき
る集積回路用リードフレームを提供することを目的とす
る。
この発明の集積回路用リードフレームは、集積回路に使
用されるリードフレームにおいて、ＩＣチップを載せる
ダイバッド部と、前記ＩＣチップの側面部を少なくとも
２方向からバネ圧により保持する保持部とを備えたもの
である． 〔作 用〕 本発明の集積回路用リードフレームにおいては、ＩＣチ
ップをリードフレームのダイバッド部に固定するために
，リードフレームのダイバッド部にリードフレームの一
部を利用した保持部を設け、そのバネ作用によりＩＣチ
ップをはめ込んで機械的にＩＣチップをリードフレーム
に固定する．この場合ＩＣチップとリードフレームとの
ダイボンディングによる接合を無くすことにより，熱歪
み発生の原因となるＩＣチップ接合および接合時の加熱
が無くなり，熱歪みの発生は無くなる。またＩＣチップ
とリードフレームとのダイボンデイングによる接合がな
いので、集積回路のパッケージの組立工程からダイボン
デイング工程を省略することができる．〔実施例〕 以下、本発明の一実施例を図について説明する．第１図
は実施例のリードフレームのダイバツド部を示す斜視図
、第２図はそのダイパッド部にＩＣチップを装着した状
態を示すＡ−Ａ断面図であり、図において、第５図と同
一符号は同一または相当部分を示す。ダイパッド部（１
）はバネ材からなり、その上に載せたＩＣチップ（４）
を４方向からバネ圧により保持するように、４辺から巻
返し片状の保持部（５）が伸びている．（６）はリード
部（２）とＩＣチップ（４）を接続する接続ワイヤであ
る。保持部（５）は板バネ状に形成されており、その形
状、寸法、押圧力はＩＣチップ（４）の寸法とリードフ
レームの形状に応じたものであれば良く、ＩＣチップ（
４）が後工程（モールド工程）で位置ずれせず、またＩ
Ｃチップ（４）を破壊しないものが好ましい。
用されるリードフレームにおいて、ＩＣチップを載せる
ダイバッド部と、前記ＩＣチップの側面部を少なくとも
２方向からバネ圧により保持する保持部とを備えたもの
である． 〔作 用〕 本発明の集積回路用リードフレームにおいては、ＩＣチ
ップをリードフレームのダイバッド部に固定するために
，リードフレームのダイバッド部にリードフレームの一
部を利用した保持部を設け、そのバネ作用によりＩＣチ
ップをはめ込んで機械的にＩＣチップをリードフレーム
に固定する．この場合ＩＣチップとリードフレームとの
ダイボンディングによる接合を無くすことにより，熱歪
み発生の原因となるＩＣチップ接合および接合時の加熱
が無くなり，熱歪みの発生は無くなる。またＩＣチップ
とリードフレームとのダイボンデイングによる接合がな
いので、集積回路のパッケージの組立工程からダイボン
デイング工程を省略することができる．〔実施例〕 以下、本発明の一実施例を図について説明する．第１図
は実施例のリードフレームのダイバツド部を示す斜視図
、第２図はそのダイパッド部にＩＣチップを装着した状
態を示すＡ−Ａ断面図であり、図において、第５図と同
一符号は同一または相当部分を示す。ダイパッド部（１
）はバネ材からなり、その上に載せたＩＣチップ（４）
を４方向からバネ圧により保持するように、４辺から巻
返し片状の保持部（５）が伸びている．（６）はリード
部（２）とＩＣチップ（４）を接続する接続ワイヤであ
る。保持部（５）は板バネ状に形成されており、その形
状、寸法、押圧力はＩＣチップ（４）の寸法とリードフ
レームの形状に応じたものであれば良く、ＩＣチップ（
４）が後工程（モールド工程）で位置ずれせず、またＩ
Ｃチップ（４）を破壊しないものが好ましい。
上記のような構或の集積回路用リードフレームにおいて
は、ＩＣチップ（４）をダイバッド部（１）に載せ、そ
の４辺を保持部（５）によりバネ圧を利用して保持し，
リード部（２）とＩＣチップ（４）を接続ワイヤ（６）
で接続する．この場合、ダイボンデイングによる接合を
無くすことができ、熱歪み発生の原因となるＩＣチップ
（４）の接合および接合時の加熱が無くなり、熱歪みの
発生は無くなる．またＩＣチップ（４）とリードフレー
ム部（２）とのダイボンディングによる接合がないので
、集積回路のパッケージの組立工程からダイボンディン
グ工程を省略することができる。
は、ＩＣチップ（４）をダイバッド部（１）に載せ、そ
の４辺を保持部（５）によりバネ圧を利用して保持し，
リード部（２）とＩＣチップ（４）を接続ワイヤ（６）
で接続する．この場合、ダイボンデイングによる接合を
無くすことができ、熱歪み発生の原因となるＩＣチップ
（４）の接合および接合時の加熱が無くなり、熱歪みの
発生は無くなる．またＩＣチップ（４）とリードフレー
ム部（２）とのダイボンディングによる接合がないので
、集積回路のパッケージの組立工程からダイボンディン
グ工程を省略することができる。
第３図は他の実施例のダイバッド部を示す斜視図、第４
図はその装着状態を示すＢ−Ｂ断面図である。この実施
例では，保持部（５）はダイバツド部（１）に接続する
枠（７）から４方向に伸びており、前記実施例と同様に
ＩＣチップ（４）を保持する。
図はその装着状態を示すＢ−Ｂ断面図である。この実施
例では，保持部（５）はダイバツド部（１）に接続する
枠（７）から４方向に伸びており、前記実施例と同様に
ＩＣチップ（４）を保持する。
試験例
実施例の集積回路用リードフレームを用い、ＩＣチップ
としてＳｉチップを保持したもの（実施例１〜４）、
および従来のＡｇペーストを用い、ＳｉＩＣチップをダ
イボンデイングしたもの（比較例１〜４）について、Ｉ
Ｃの信頼性を試験した試験結果を表１に示す。
としてＳｉチップを保持したもの（実施例１〜４）、
および従来のＡｇペーストを用い、ＳｉＩＣチップをダ
イボンデイングしたもの（比較例１〜４）について、Ｉ
Ｃの信頼性を試験した試験結果を表１に示す。
表上における試験条件は次の通りである。
試験個数：各条件２０個
耐湿性試験：６０℃で湿度９０％、１０００時間温度サ
イクル二一４０℃（３０分）〜１２５℃（３０分）をｌ
Ｏサイクル ヒートショック二〇℃（１５秒）〜１００℃（ｔＳ秒）
を５サイクル 振動試験：１ｋＨｚ、２０Ｇ、４分間 表１の結果より，耐湿性，振動試験では差が認められな
かったが、温度サイクル、ヒートショックでは、Ｓｉチ
ップとリードフレームとをダイボンディングにより接合
することな＜Ｓｉチップをリードフレームに固定するこ
とにより． ＩＣの信頼性を高める効果が明らかである
。またこの効果の比較では、鉄・ニッケル合金より銅合
金の方が大きく、Ｓｉチップサイズが大きくなるに従っ
て顕著にあらわれる傾向にある。
イクル二一４０℃（３０分）〜１２５℃（３０分）をｌ
Ｏサイクル ヒートショック二〇℃（１５秒）〜１００℃（ｔＳ秒）
を５サイクル 振動試験：１ｋＨｚ、２０Ｇ、４分間 表１の結果より，耐湿性，振動試験では差が認められな
かったが、温度サイクル、ヒートショックでは、Ｓｉチ
ップとリードフレームとをダイボンディングにより接合
することな＜Ｓｉチップをリードフレームに固定するこ
とにより． ＩＣの信頼性を高める効果が明らかである
。またこの効果の比較では、鉄・ニッケル合金より銅合
金の方が大きく、Ｓｉチップサイズが大きくなるに従っ
て顕著にあらわれる傾向にある。
すなわちＳｉとの熱膨張係数の差が大きい銅合金ほどダ
イボンド後の残留応力が生じ易く、また残留応力はＳＬ
チップサイズが大きくなるほど増加するため熱衝撃に脆
くなる。このため、ダイボンディングを行わない効果は
銅合金でＳＬチップサイズが大きくなるほど顕著になる
。
イボンド後の残留応力が生じ易く、また残留応力はＳＬ
チップサイズが大きくなるほど増加するため熱衝撃に脆
くなる。このため、ダイボンディングを行わない効果は
銅合金でＳＬチップサイズが大きくなるほど顕著になる
。
以上のようにこの発明によれば、リードフレームに保持
部を形成することにより，ダイボンディングによるＩＣ
チップとリードフレームの接合を無くすことができ、こ
れにより、より信頼性の高い集積回路のパッケージが可
能となる．また、熱放散の点で銅合金のリードフレーム
を必要とする集積回路においてもその効果は大きく、有
用である．
部を形成することにより，ダイボンディングによるＩＣ
チップとリードフレームの接合を無くすことができ、こ
れにより、より信頼性の高い集積回路のパッケージが可
能となる．また、熱放散の点で銅合金のリードフレーム
を必要とする集積回路においてもその効果は大きく、有
用である．
第１図は実施例のリードフレームのダイバッド部を示す
斜視図、第２図はそのダイパッド部にＩＣチップを装着
した状態を示すＡ−Ａ断面図、第３図は他の実施例のダ
イバッド部を示す斜視図、第４図はその装着状態を示す
Ｂ−Ｂ断面図，第５図は従来のリードフレームを示す斜
視図である。 各図中、同一符号は同一または相当部分を示し、（１）
はダイパッド部、 （２）はリード部，（４）はＩＣチ
ップ、（５）は保持部である。
斜視図、第２図はそのダイパッド部にＩＣチップを装着
した状態を示すＡ−Ａ断面図、第３図は他の実施例のダ
イバッド部を示す斜視図、第４図はその装着状態を示す
Ｂ−Ｂ断面図，第５図は従来のリードフレームを示す斜
視図である。 各図中、同一符号は同一または相当部分を示し、（１）
はダイパッド部、 （２）はリード部，（４）はＩＣチ
ップ、（５）は保持部である。
Claims (1)
- （１）集積回路に使用されるリードフレームにおいて、
１Ｃチップを載せるダイパッド部と、前記ＩＣチップの
側面部を少なくとも２方向からバネ圧により保持する保
持部とを備えたことを特徴とする集積回路用リードフレ
ーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235404A JPH0397253A (ja) | 1989-09-11 | 1989-09-11 | 集積回路用リードフレーム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235404A JPH0397253A (ja) | 1989-09-11 | 1989-09-11 | 集積回路用リードフレーム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0397253A true JPH0397253A (ja) | 1991-04-23 |
Family
ID=16985593
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1235404A Pending JPH0397253A (ja) | 1989-09-11 | 1989-09-11 | 集積回路用リードフレーム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0397253A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358905A (en) * | 1993-04-02 | 1994-10-25 | Texas Instruments Incorporated | Semiconductor device having die pad locking to substantially reduce package cracking |
-
1989
- 1989-09-11 JP JP1235404A patent/JPH0397253A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5358905A (en) * | 1993-04-02 | 1994-10-25 | Texas Instruments Incorporated | Semiconductor device having die pad locking to substantially reduce package cracking |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5888847A (en) | Technique for mounting a semiconductor die | |
| JP3007023B2 (ja) | 半導体集積回路およびその製造方法 | |
| KR100222157B1 (ko) | 반도체 패키지 | |
| KR0178623B1 (ko) | 반도체 장치 | |
| JPH04233263A (ja) | 成形ハイブリッド パッケージ及びこのためのリード フレーム | |
| JPH08507656A (ja) | 半導体パッケージにおいて熱循環を低減する素子および方法 | |
| JP2002505523A (ja) | リードフレーム装置及び相応の製造方法 | |
| JPH11135679A (ja) | 電子装置および半導体パッケージ | |
| JP2008172115A (ja) | 半導体装置 | |
| US6887777B2 (en) | Method for connecting an integrated circuit to a substrate and corresponding circuit arrangement | |
| US7151013B2 (en) | Semiconductor package having exposed heat dissipating surface and method of fabrication | |
| JP2000156464A (ja) | 半導体装置の製造方法 | |
| JP4485210B2 (ja) | 半導体デバイス、電子機器、半導体デバイスの製造方法及び電子機器の製造方法 | |
| US6869832B2 (en) | Method for planarizing bumped die | |
| JPH0621132A (ja) | 半導体装置とその製造方法 | |
| JPH0964266A (ja) | リードフレーム | |
| JPH0345542B2 (ja) | ||
| JPH06241889A (ja) | 半導体装置 | |
| JP2002057244A (ja) | 半導体装置およびその製造方法 | |
| JPH11345901A (ja) | 半導体パッケージ | |
| JPH06196614A (ja) | リードフレーム | |
| JPH0758273A (ja) | リードフレーム及びそれを用いた半導体装置 | |
| JP3115432B2 (ja) | 半導体装置 | |
| JP2779322B2 (ja) | 半導体パッケージの製造方法 | |
| JP2531441B2 (ja) | 半導体装置 |