JPH0397338A - デジタル無線通信装置 - Google Patents
デジタル無線通信装置Info
- Publication number
- JPH0397338A JPH0397338A JP1232840A JP23284089A JPH0397338A JP H0397338 A JPH0397338 A JP H0397338A JP 1232840 A JP1232840 A JP 1232840A JP 23284089 A JP23284089 A JP 23284089A JP H0397338 A JPH0397338 A JP H0397338A
- Authority
- JP
- Japan
- Prior art keywords
- processing
- pseudo code
- output
- bit
- code error
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
本発明は、例えばISDNシステムに使用されるデジタ
ル無線通信装置に関する。
ル無線通信装置に関する。
(従来の技術)
近年、デジタルマイクロ波通信の変調方式の一つとして
Il2n値直交振幅変調(多値QAM)方式が採用さ
れている。この変調方式は、搬送波の振幅と位相の双方
を変化させることによりデジタルデータを伝送するもの
で、より高能率な変調を実現することができる。第3図
は、この種の変調方式を適用したデジタル無線通信装置
の受信系の構成を示す基本ブロック図であって、アンテ
ナ1により受信されたデジタル伝送信号は周波数変換器
2で局部発振器3から発生される局部発振信号により中
間周波帯の信号に変換されたのち、自動利得制御機能を
有する中間周波増幅器4等を経て復調器5に導かれ、こ
こで主信号が復調される。
Il2n値直交振幅変調(多値QAM)方式が採用さ
れている。この変調方式は、搬送波の振幅と位相の双方
を変化させることによりデジタルデータを伝送するもの
で、より高能率な変調を実現することができる。第3図
は、この種の変調方式を適用したデジタル無線通信装置
の受信系の構成を示す基本ブロック図であって、アンテ
ナ1により受信されたデジタル伝送信号は周波数変換器
2で局部発振器3から発生される局部発振信号により中
間周波帯の信号に変換されたのち、自動利得制御機能を
有する中間周波増幅器4等を経て復調器5に導かれ、こ
こで主信号が復調される。
ところで、デジタル無線方式ではフエージング等の影響
により受信電力の低下および波形歪みが引き起こされ、
これにより符号誤り率が劣化することがある。そこで、
従来の通信装置では、例えばスペースダイバーシティを
採用し、符号誤り率が劣化した場合に受信系を現用機か
ら予備機へ切換えることにより品質劣化を防止したり、
また中間周波帯に自動等化回路を設けて波形歪みを補償
するようにしている。ところが、従来の装置は上記受信
系の切換えや自動等化回路の制御論理の切換えを行なう
ために必要な疑似符号誤りの検出を、例えば定常時にお
けるデータと回線品質劣化時におけるデータとのジッタ
の差を検出することにより行なっている。このため、疑
似符号誤りを安定に検出することが一般に困難であり、
また安定な検出を行なうにはデータの変化点を検出する
際に使用するクロックの位相を高精度に調整する必要が
ある等、種々の精密な調整が必要となる問題があった。
により受信電力の低下および波形歪みが引き起こされ、
これにより符号誤り率が劣化することがある。そこで、
従来の通信装置では、例えばスペースダイバーシティを
採用し、符号誤り率が劣化した場合に受信系を現用機か
ら予備機へ切換えることにより品質劣化を防止したり、
また中間周波帯に自動等化回路を設けて波形歪みを補償
するようにしている。ところが、従来の装置は上記受信
系の切換えや自動等化回路の制御論理の切換えを行なう
ために必要な疑似符号誤りの検出を、例えば定常時にお
けるデータと回線品質劣化時におけるデータとのジッタ
の差を検出することにより行なっている。このため、疑
似符号誤りを安定に検出することが一般に困難であり、
また安定な検出を行なうにはデータの変化点を検出する
際に使用するクロックの位相を高精度に調整する必要が
ある等、種々の精密な調整が必要となる問題があった。
(発明が解決しようとする課題)
以上のように従来の装置は、回線品質を安定に検出する
ことが困難でかつ安定な検出を行なうには複雑で高精度
の調整が必要となるという問題点を有するもので、本発
明はこの点に着目し、疑似符号誤りを無調整で常に安定
に検出できるようにし、これにより構成および取扱いが
簡単で常に適確な切換制御を行ない得るデジタル無線通
信装置を提供しようとするものである。
ことが困難でかつ安定な検出を行なうには複雑で高精度
の調整が必要となるという問題点を有するもので、本発
明はこの点に着目し、疑似符号誤りを無調整で常に安定
に検出できるようにし、これにより構成および取扱いが
簡単で常に適確な切換制御を行ない得るデジタル無線通
信装置を提供しようとするものである。
[発明の構成]
(課題を解決するための手段)
本発明は、 22π値直交振幅変調波を受信して同期検
波し、これにより得られた2π値復調信号を同位相およ
び直交位相毎に識別器でそれぞれ識別してその識別出力
を論理処理することにより復調データを得る復調器を備
えたデジタル無線通信装置において、上記識別器の識別
出力を用いて疑似符号誤りを検出する疑似符号誤り検出
回路を備え、この疑似符号誤り検出回路により、上記各
識別器の少なくとも一方の識別器の識別出力のうち上位
(n+1)ビット目から少なくとも上位(n+3)ビッ
ト目までの各ビットを隣り合うビットどうしでそれぞれ
排他的論理和処理し、これらの排他的論理和処理の各出
力を所定の論理積処理または論理和処理してその出力を
疑似符号誤りの検出信号として出力するようにしたもの
である。
波し、これにより得られた2π値復調信号を同位相およ
び直交位相毎に識別器でそれぞれ識別してその識別出力
を論理処理することにより復調データを得る復調器を備
えたデジタル無線通信装置において、上記識別器の識別
出力を用いて疑似符号誤りを検出する疑似符号誤り検出
回路を備え、この疑似符号誤り検出回路により、上記各
識別器の少なくとも一方の識別器の識別出力のうち上位
(n+1)ビット目から少なくとも上位(n+3)ビッ
ト目までの各ビットを隣り合うビットどうしでそれぞれ
排他的論理和処理し、これらの排他的論理和処理の各出
力を所定の論理積処理または論理和処理してその出力を
疑似符号誤りの検出信号として出力するようにしたもの
である。
(作用)
この結果、疑似符号誤りの検出は識別器から出力される
2値デジタル信号からなる識別信号を論理処理すること
により行なわれるので、検出精度が変化することはなく
、またアナログ信号に対する複雑で微妙な調整等が全く
不要となり、これにより疑似符号誤りを簡単かつ安定に
検出することが可能となる。したがって、この検出結果
を用いることにより回線品質の状態に応じて常に安定で
適確な受信系などの切換制御を行なうことが可能となる
。
2値デジタル信号からなる識別信号を論理処理すること
により行なわれるので、検出精度が変化することはなく
、またアナログ信号に対する複雑で微妙な調整等が全く
不要となり、これにより疑似符号誤りを簡単かつ安定に
検出することが可能となる。したがって、この検出結果
を用いることにより回線品質の状態に応じて常に安定で
適確な受信系などの切換制御を行なうことが可能となる
。
(実施例)
次に、16QAM方式を例にとって本発明の一実施例を
説明する。第1図は18Q A Mデジタル無線通信装
置の復調器の構成を示す回路ブロック図である。この復
調器は、同相および直交位相用の2つの同期検波器11
a,llbを備えており、図示しない中間周波増幅器か
ら出力された18Q A M信号を分配器12で2分岐
して上記各同期検波器11a,llbに導入し、ここで
それぞれ同期検波している。そして、これらの同期検波
器11a,llbにより得られた同相および直交成分の
4値ベースバンド信号を低域通過フィルタ13a.13
bでそれぞれ高調波成分を除去し、かつ演算増幅器14
a,14bでレベル制御したのち、識別器15a,15
bにそれぞれ導入する。
説明する。第1図は18Q A Mデジタル無線通信装
置の復調器の構成を示す回路ブロック図である。この復
調器は、同相および直交位相用の2つの同期検波器11
a,llbを備えており、図示しない中間周波増幅器か
ら出力された18Q A M信号を分配器12で2分岐
して上記各同期検波器11a,llbに導入し、ここで
それぞれ同期検波している。そして、これらの同期検波
器11a,llbにより得られた同相および直交成分の
4値ベースバンド信号を低域通過フィルタ13a.13
bでそれぞれ高調波成分を除去し、かつ演算増幅器14
a,14bでレベル制御したのち、識別器15a,15
bにそれぞれ導入する。
これらの識別器15a,15bはそれぞれA/D変換器
からなり、クロック再生回路16により上記4値ベース
バンド信号から再生されたクロックに同期して上記同相
および直交威分の4値ベースバンド信号をそれぞれA/
D変換することにょり識別し、これらの識別出力SII
−S51,SIQ−S5Qのうち上位2ビットSll,
S2IおよびSIQ.S2Qをそれぞれ受信論理回路1
7で所定の論理処理して復調デジタルデータD1〜D4
を得ている。また、上記識別器15a,15bの各識別
出力Sll 〜S4I,SIQ−S4Qを搬送波再生制
御用の論理回路18にそれぞれ導入し、この回路18で
所定の論理処理を行ないかつループフィルタを内蔵した
直流増幅器19を通したのち電圧制御発振器(VCO)
20に導入している。そして、このVCO2 0から基
準搬送波を発生し、この基準搬送波を90″移相分配器
21により同相の基準搬送波と90@移相した基準搬送
波とに分岐して前記同期検波器11a,Ilbにそれぞ
れ供給し、同期検波を行なわせている。
からなり、クロック再生回路16により上記4値ベース
バンド信号から再生されたクロックに同期して上記同相
および直交威分の4値ベースバンド信号をそれぞれA/
D変換することにょり識別し、これらの識別出力SII
−S51,SIQ−S5Qのうち上位2ビットSll,
S2IおよびSIQ.S2Qをそれぞれ受信論理回路1
7で所定の論理処理して復調デジタルデータD1〜D4
を得ている。また、上記識別器15a,15bの各識別
出力Sll 〜S4I,SIQ−S4Qを搬送波再生制
御用の論理回路18にそれぞれ導入し、この回路18で
所定の論理処理を行ないかつループフィルタを内蔵した
直流増幅器19を通したのち電圧制御発振器(VCO)
20に導入している。そして、このVCO2 0から基
準搬送波を発生し、この基準搬送波を90″移相分配器
21により同相の基準搬送波と90@移相した基準搬送
波とに分岐して前記同期検波器11a,Ilbにそれぞ
れ供給し、同期検波を行なわせている。
さて、このような復調器には識別器15a,15bの識
別出力から疑似符号誤りを検出する疑似符号誤り検出回
路30が設けてある。この疑似符号誤り検出回路30は
、上記識別器15a,15b毎に設けられた2組の論理
演算回路31a,3lbと、これらの論理演算回路31
a,31bの出力を論理和処理する論理和ゲート35と
、カウンタ36とから構成される。このうち先ず論理演
算回路31a,3lbは、それぞれ上記識別器15a.
15bの識別出力のうち上位3ビット目の831,S3
Qと上位4ビット目の841,S4Qとをそれぞれ導入
してその排他的論理和処理を行なう排他的論理和ゲー}
32a,32bと、上位4ビット目のS4I,S4Qと
上位5ビット目の551.S5Qとをそれぞ導入してそ
の排他的反転論理和処理を行なう排他的反転論理和ゲー
}33a,33bと、これらの排他的論理和ゲー}32
a,32bの出力と排他的反転論理和ゲー}33a,3
3bの出力とを論理積処理する論理積ゲー}34a,3
4bとから構威される。また、カウンタ36は、上記論
理和ゲート35から出力される符号誤り検出パルスを計
数し、一定期間内に所定個数(例えばlO個)以上計数
した時に疑似誤り検出検出信号CSを出力するものであ
る。
別出力から疑似符号誤りを検出する疑似符号誤り検出回
路30が設けてある。この疑似符号誤り検出回路30は
、上記識別器15a,15b毎に設けられた2組の論理
演算回路31a,3lbと、これらの論理演算回路31
a,31bの出力を論理和処理する論理和ゲート35と
、カウンタ36とから構成される。このうち先ず論理演
算回路31a,3lbは、それぞれ上記識別器15a.
15bの識別出力のうち上位3ビット目の831,S3
Qと上位4ビット目の841,S4Qとをそれぞれ導入
してその排他的論理和処理を行なう排他的論理和ゲー}
32a,32bと、上位4ビット目のS4I,S4Qと
上位5ビット目の551.S5Qとをそれぞ導入してそ
の排他的反転論理和処理を行なう排他的反転論理和ゲー
}33a,33bと、これらの排他的論理和ゲー}32
a,32bの出力と排他的反転論理和ゲー}33a,3
3bの出力とを論理積処理する論理積ゲー}34a,3
4bとから構威される。また、カウンタ36は、上記論
理和ゲート35から出力される符号誤り検出パルスを計
数し、一定期間内に所定個数(例えばlO個)以上計数
した時に疑似誤り検出検出信号CSを出力するものであ
る。
このような構成であるから、先ずフエージング等の影響
がなく同期がとれている状態では、工6QAM信号の信
号点のレベル誤差は小さく、このため識別器15a.1
5bの各識別出力のうち信号点のレベル誤差の量を表わ
すS4I,S51およびS4Q.S5Qはそれぞれ”o
.o’または″1,1°になっている。すなわち、18
Q A M信号の信号位置と識別器15a,15bの識
別出力SI I−S5 I,SIQ−S5Qとの関係は
、第2図に示す如く信号点(黒丸)が必ず斜線に示す範
囲内に存在している。したがって、この状態では疑似符
号誤り検出回路30の各論理演算回路31a.31bの
出力は必ず“0”となり、このため論理和ゲート35の
出力も“0#となってカウンタ36では計数動作が行な
われない。したがって、カウンタ36からは疑似符号誤
り検出信号CSは出力されない。
がなく同期がとれている状態では、工6QAM信号の信
号点のレベル誤差は小さく、このため識別器15a.1
5bの各識別出力のうち信号点のレベル誤差の量を表わ
すS4I,S51およびS4Q.S5Qはそれぞれ”o
.o’または″1,1°になっている。すなわち、18
Q A M信号の信号位置と識別器15a,15bの識
別出力SI I−S5 I,SIQ−S5Qとの関係は
、第2図に示す如く信号点(黒丸)が必ず斜線に示す範
囲内に存在している。したがって、この状態では疑似符
号誤り検出回路30の各論理演算回路31a.31bの
出力は必ず“0”となり、このため論理和ゲート35の
出力も“0#となってカウンタ36では計数動作が行な
われない。したがって、カウンタ36からは疑似符号誤
り検出信号CSは出力されない。
一方、フェージング等の影響により受信電力が低下し、
これにより現用系の受信電力対雑音比(C/N)が低下
すると、16Q A M信号のレベル誤差が増加するた
めその信号点の位置は斜線外に出ることになる。このた
め、疑似符号誤り検出回路30の各論理演算回路31a
,31bの出力は“1”になる頻度が高くなり、これに
より論理和ゲート35からも頻繁に“1“が出力される
。そして、これらの“1”はカウンタ36で計数され、
この計数値が一定時間内に所定個数(10個)を越える
と、つまり符号誤り率が所定値以上になると、この時点
でカウンタ36から疑似符号誤り検出信号CSが出力さ
れる。
これにより現用系の受信電力対雑音比(C/N)が低下
すると、16Q A M信号のレベル誤差が増加するた
めその信号点の位置は斜線外に出ることになる。このた
め、疑似符号誤り検出回路30の各論理演算回路31a
,31bの出力は“1”になる頻度が高くなり、これに
より論理和ゲート35からも頻繁に“1“が出力される
。そして、これらの“1”はカウンタ36で計数され、
この計数値が一定時間内に所定個数(10個)を越える
と、つまり符号誤り率が所定値以上になると、この時点
でカウンタ36から疑似符号誤り検出信号CSが出力さ
れる。
このように本実施例であれば、識別器15a,15bの
各識別出力のうちそれぞれ上位3ビット目から上位5ビ
ット目までの各識別出力を排他的論理和処理を含む論理
処理を行なってその出力を論理和処理し、しかるのちカ
ウンタ36で計数して計数値が所定値以上になった時に
疑似符号誤りの検出信号CSを出力するようにしたので
、極めて簡単な構成でしかもクロック位相の調整等の高
精度の調整を何等行なうことなく正確に疑似符号誤りを
検出することができる。また、識別出力のうち上位4ビ
ット目ばかりでなく上位5ビット目を使用して信号点の
レベル誤差を検出するようにしたので、信号点の比較的
微少なレベル誤差を検出することができ、これにより高
精度の疑似符号誤りの検出を行なうことができる。
各識別出力のうちそれぞれ上位3ビット目から上位5ビ
ット目までの各識別出力を排他的論理和処理を含む論理
処理を行なってその出力を論理和処理し、しかるのちカ
ウンタ36で計数して計数値が所定値以上になった時に
疑似符号誤りの検出信号CSを出力するようにしたので
、極めて簡単な構成でしかもクロック位相の調整等の高
精度の調整を何等行なうことなく正確に疑似符号誤りを
検出することができる。また、識別出力のうち上位4ビ
ット目ばかりでなく上位5ビット目を使用して信号点の
レベル誤差を検出するようにしたので、信号点の比較的
微少なレベル誤差を検出することができ、これにより高
精度の疑似符号誤りの検出を行なうことができる。
尚、本発明は上記実施例に限定されるものではない。例
えば、上記実施例では疑似符号誤り検出回路30の各論
理演算回路31a,31bを、E−(S3 ■S4)
X (S4 ΦS5)の論理式に基づいて構威した
が、この論理式をド・モルガンの公式により変換すると E−(S3ΦS4) +(S4ΦS5)のようになるた
め、この論理式に基づいて構成することもできる。また
、上記実施例では83ビット目から85ビット目までの
3ビットを用いて疑似符号誤りの検出を行なったが、こ
れらのビットにさらに86ビット目以下の下位ビットを
加えて疑似符号誤りを検出するようにしてもよい。この
場合の論理式は、例えば86ビット目を加えた場合には E−(S3ΦS4)+(S4ΦS5) +(S5ΦS6) − (S3ΦS4)X (S4■35)× (S 5
ΦS6) となり、回路はこの論理式に基づいて構成すればよい。
えば、上記実施例では疑似符号誤り検出回路30の各論
理演算回路31a,31bを、E−(S3 ■S4)
X (S4 ΦS5)の論理式に基づいて構威した
が、この論理式をド・モルガンの公式により変換すると E−(S3ΦS4) +(S4ΦS5)のようになるた
め、この論理式に基づいて構成することもできる。また
、上記実施例では83ビット目から85ビット目までの
3ビットを用いて疑似符号誤りの検出を行なったが、こ
れらのビットにさらに86ビット目以下の下位ビットを
加えて疑似符号誤りを検出するようにしてもよい。この
場合の論理式は、例えば86ビット目を加えた場合には E−(S3ΦS4)+(S4ΦS5) +(S5ΦS6) − (S3ΦS4)X (S4■35)× (S 5
ΦS6) となり、回路はこの論理式に基づいて構成すればよい。
すなわち、下位Nビット目までの各ビットを用いて疑似
符号誤りを検出する場合には、E−(S3ΦS4)+(
S4ΦS5)十・・・・・・+ ( S N−1 Φ
SN)なる論理式に基づいて回路を構成すればよい。
符号誤りを検出する場合には、E−(S3ΦS4)+(
S4ΦS5)十・・・・・・+ ( S N−1 Φ
SN)なる論理式に基づいて回路を構成すればよい。
さらに、上記実施例ではIBQ A Mを適用した場合
について説明したが、それ以外に84QAM,256Q
A M・・・の場合にも同様に実施することができる
。ちなみに、64QAMの場合には上位4ビット目から
少なくとも6ビット目までの各ビットを使用して疑似符
号誤りを検出すればよく、また25BQ A Mの場合
には上位5ビット目から少なくとも7ビット目までの各
ビットを使用して疑似符号誤りを検出すればよい。要す
るに、本発明は22llQAM方式のnが如何なる値で
あっても適用できる。また、上記実施例では識別器15
a,15bの両方、つまり同位相および直交位相の両方
の識別出力から疑似符号誤りを検出するようにしたが、
いずれか一方の位相の識別出力を用いて疑似符号誤りを
検出するようにしてもよい。その他、疑似符号誤り検出
回路の回路構成や復号器の構成等についても、本発明の
要旨を逸脱しない範囲で種々変形して実施できる。
について説明したが、それ以外に84QAM,256Q
A M・・・の場合にも同様に実施することができる
。ちなみに、64QAMの場合には上位4ビット目から
少なくとも6ビット目までの各ビットを使用して疑似符
号誤りを検出すればよく、また25BQ A Mの場合
には上位5ビット目から少なくとも7ビット目までの各
ビットを使用して疑似符号誤りを検出すればよい。要す
るに、本発明は22llQAM方式のnが如何なる値で
あっても適用できる。また、上記実施例では識別器15
a,15bの両方、つまり同位相および直交位相の両方
の識別出力から疑似符号誤りを検出するようにしたが、
いずれか一方の位相の識別出力を用いて疑似符号誤りを
検出するようにしてもよい。その他、疑似符号誤り検出
回路の回路構成や復号器の構成等についても、本発明の
要旨を逸脱しない範囲で種々変形して実施できる。
[発明の効果]
以上詳述したように本発明は、多値復調信号を同位相お
よび直交位相毎にそれぞれ識別する識別器の識別出力を
用いて疑似符号誤りを検出する疑似符号誤り検出回路を
備え、この疑似符号誤り検出回路により、上記各識別器
の少なくとも一方の識別器の識別出力のうち上位(n+
1)ビット目から少なくとも上位(n+3)ビット目ま
での各ビットを隣り合うビットどうしでそれぞれ排他的
論理和処理し、これらの排他的論理和処理の各出力を所
定の論理積処理または論理和処理してその出力を疑似符
号誤りの検出信号として出力するようにしたものである
。
よび直交位相毎にそれぞれ識別する識別器の識別出力を
用いて疑似符号誤りを検出する疑似符号誤り検出回路を
備え、この疑似符号誤り検出回路により、上記各識別器
の少なくとも一方の識別器の識別出力のうち上位(n+
1)ビット目から少なくとも上位(n+3)ビット目ま
での各ビットを隣り合うビットどうしでそれぞれ排他的
論理和処理し、これらの排他的論理和処理の各出力を所
定の論理積処理または論理和処理してその出力を疑似符
号誤りの検出信号として出力するようにしたものである
。
したがって本発明によれば、疑似符号誤りを無調整で常
に安定に検出することができ、これにより構成および取
扱いが簡単で常に適確な切換制御を行ない得るデジタル
無線通信装置を提供することができる。
に安定に検出することができ、これにより構成および取
扱いが簡単で常に適確な切換制御を行ない得るデジタル
無線通信装置を提供することができる。
第1図は本発明の一実施例におけるデジタル無線通信装
置の復調器の構成を示す回路ブロック図、第2図はIB
Q A M信号の信号位置と識別出カとの関係を示す図
、第3図はデジタル無線通信装置の受信系の基本構成を
示すブロック図である。 11a,flb・・・同期検波器、12・・・分配器、
13a,13b−・・低域通過フィルタ、14a,14
b・・・演算増幅器、15a,15b・・・識別器、1
6クロック再生回路、17・・・受信論理回路、18・
・・搬送波再生用の論理回路、19・・・ループフィル
タ付き直流増幅器、20・・・電圧制御発振器(VCO
) 、2 1−90°信号分配器、3 0 −・・疑似
符号誤り検出回路、31a.31b・・・論理演算回路
、32a.32b・・・排他的論理和ゲート、33a,
33b・・・排他的反転論理和ゲート、34a,34b
・・・論理積ゲート、35・・・論理和ゲート、36・
・・カウンタ、Sll−S51,SIQ〜S5Q・・・
識別出力、CS・・・疑似符号誤り検出信号。
置の復調器の構成を示す回路ブロック図、第2図はIB
Q A M信号の信号位置と識別出カとの関係を示す図
、第3図はデジタル無線通信装置の受信系の基本構成を
示すブロック図である。 11a,flb・・・同期検波器、12・・・分配器、
13a,13b−・・低域通過フィルタ、14a,14
b・・・演算増幅器、15a,15b・・・識別器、1
6クロック再生回路、17・・・受信論理回路、18・
・・搬送波再生用の論理回路、19・・・ループフィル
タ付き直流増幅器、20・・・電圧制御発振器(VCO
) 、2 1−90°信号分配器、3 0 −・・疑似
符号誤り検出回路、31a.31b・・・論理演算回路
、32a.32b・・・排他的論理和ゲート、33a,
33b・・・排他的反転論理和ゲート、34a,34b
・・・論理積ゲート、35・・・論理和ゲート、36・
・・カウンタ、Sll−S51,SIQ〜S5Q・・・
識別出力、CS・・・疑似符号誤り検出信号。
Claims (2)
- (1)2^2^n値直交振幅変調波を受信して同期検波
し、これにより得られた2^n値復調信号を同位相およ
び直交位相毎に識別器でそれぞれ識別してその識別出力
を論理処理することにより復調データを得る復調器を備
えたデジタル無線通信装置において、前記各識別器の少
なくとも一方の識別器の識別出力のうち上位(n+1)
ビット目から少なくとも上位(n+3)ビット目までの
各ビットを隣り合うビットどうしでそれぞれ排他的論理
和処理し、これらの排他的論理和処理の各出力を所定の
論理積処理または論理和処理してその出力を疑似符号誤
りの検出信号として出力する疑似符号誤り検出回路とを
具備したことを特徴とするデジタル無線通信装置。 - (2)疑似誤り検出回路は、所定の論理積処理または論
理和処理して得られた出力を入力して一定時間当りの疑
似符号誤りの発生回数を計数するカウンタを有し、この
カウンタの計数値が所定回数を越えた場合に疑似符号誤
りの検出信号を発生することを特徴とする請求項(1)
記載のデジタル無線通信装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1232840A JPH0397338A (ja) | 1989-09-11 | 1989-09-11 | デジタル無線通信装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1232840A JPH0397338A (ja) | 1989-09-11 | 1989-09-11 | デジタル無線通信装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0397338A true JPH0397338A (ja) | 1991-04-23 |
Family
ID=16945623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1232840A Pending JPH0397338A (ja) | 1989-09-11 | 1989-09-11 | デジタル無線通信装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0397338A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0511593U (ja) * | 1991-07-18 | 1993-02-12 | 株式会社東芝 | 疑似符号誤り警報回路 |
-
1989
- 1989-09-11 JP JP1232840A patent/JPH0397338A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0511593U (ja) * | 1991-07-18 | 1993-02-12 | 株式会社東芝 | 疑似符号誤り警報回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA1157101A (en) | Coherent receiver for angle-modulated data signals | |
| US6853696B1 (en) | Method and apparatus for clock recovery and data qualification | |
| US4715047A (en) | Digital differential phase shift keyed demodulator | |
| JPH08317005A (ja) | 位相変調信号復調方式 | |
| JPH03236652A (ja) | 適応位相検出同期方法 | |
| JPH09135276A (ja) | タイミング再生手段及びダイバーシティ通信装置 | |
| EP0430480A2 (en) | FSK time-delay demodulator with reduced DC-offset | |
| CA2148200C (en) | Method and apparatus for recovering a qam carrier | |
| CA2230340C (en) | Burst demodulator | |
| US5774512A (en) | Higher order digital phase loop filter | |
| US6002721A (en) | Carrier frequency estimator for a signal receiver | |
| JP3403198B2 (ja) | デジタル変調された信号を復調する方法及び復調器 | |
| JPH0397338A (ja) | デジタル無線通信装置 | |
| US6546237B1 (en) | Differential FM detector for radio receivers | |
| US4383324A (en) | Digital data transmission systems | |
| JPH0568062A (ja) | 周波数オフセツト補償方式 | |
| JP2518860B2 (ja) | 位相同期回路 | |
| JPH04207802A (ja) | デジタル型fm信号復調装置 | |
| JPH0511593U (ja) | 疑似符号誤り警報回路 | |
| JPH01200750A (ja) | デジタル無線通信装置 | |
| JP3088894B2 (ja) | データ受信装置 | |
| GB2063629A (en) | Digital data transmission systems | |
| JPH03205940A (ja) | ディジタル復調器 | |
| JPH01200749A (ja) | 同期外れ検出方式 | |
| JPH0118616B2 (ja) |