JPH0399342A - プログラム事象記録の制御方式 - Google Patents
プログラム事象記録の制御方式Info
- Publication number
- JPH0399342A JPH0399342A JP1235632A JP23563289A JPH0399342A JP H0399342 A JPH0399342 A JP H0399342A JP 1235632 A JP1235632 A JP 1235632A JP 23563289 A JP23563289 A JP 23563289A JP H0399342 A JPH0399342 A JP H0399342A
- Authority
- JP
- Japan
- Prior art keywords
- per
- contents
- register
- code
- program
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［ｊａ 要］
特殊な命令をファームウェアによりエミュレートする場
合の、プログラム事象記録の制御方式に関し、 ある命令をエミュレータで実行する際に、レジスタ内容
の変更等は検出されるべきであるが、分岐成功は検出さ
れるべきではなく、従来はエミュレートの終了時にＰＥ
Ｒコードを読み出し、レジスタ内容の変更等のある場合
はプログラム割込みもエミュレー）Ｌ、、ＰＥＲコード
をリセットするなどしており、エミュレータが複雑な処
理を行う必要があった問題の解決を目的とし、ＰＥＲコ
ードを読み出すと共にリセットする手段と、任意の内容
のＰＥＲ事象をＰＥＲコード中に書き込む手段と、上記
ＰＥＲコードへのＰＥＲ事象の書き込み内容により、Ｐ
ＥＲによるプログラム割込みを実行又は保留させる手段
とを設けて構成する。
合の、プログラム事象記録の制御方式に関し、 ある命令をエミュレータで実行する際に、レジスタ内容
の変更等は検出されるべきであるが、分岐成功は検出さ
れるべきではなく、従来はエミュレートの終了時にＰＥ
Ｒコードを読み出し、レジスタ内容の変更等のある場合
はプログラム割込みもエミュレー）Ｌ、、ＰＥＲコード
をリセットするなどしており、エミュレータが複雑な処
理を行う必要があった問題の解決を目的とし、ＰＥＲコ
ードを読み出すと共にリセットする手段と、任意の内容
のＰＥＲ事象をＰＥＲコード中に書き込む手段と、上記
ＰＥＲコードへのＰＥＲ事象の書き込み内容により、Ｐ
ＥＲによるプログラム割込みを実行又は保留させる手段
とを設けて構成する。
［産業上の利用分野］
本発明はプログラム事象記録（ＰＥＲ）の制御方式に関
し、特に、特殊な命令をファームウェアによりエミュレ
ートする場合の、プログラム事象記゛録の制御方式に関
する。
し、特に、特殊な命令をファームウェアによりエミュレ
ートする場合の、プログラム事象記゛録の制御方式に関
する。
［従来の技術］
プログラム事象記録（Ｐ Ｅ Ｒ：Ｐｒｏｇｒａｍ Ｅ
ｖｅｎｔＲｅｃｏｒｄｉｎｇ）は、プログラムの監視の
ための機構である。
ｖｅｎｔＲｅｃｏｒｄｉｎｇ）は、プログラムの監視の
ための機構である。
この機構は、プログラムのデバッグを容易にするための
ものであり、次のような事象を監視する。
ものであり、次のような事象を監視する。
（１）分岐命令における分岐成功。
（２）指定された主記憶領域からの命令の読出し。
（３）指定された主記憶領域内の内容の変更。
（４）指定された汎用レジスタ内の内容変更。
命令の実行において、上に述べた事象が発生すると、Ｐ
ＥＲによるプログラム割込みが発生すると共に、プログ
ラム割込みを発生させた原因が上記４個の事象のうちの
どれであるかがＰＥＲコードにより示される。
ＥＲによるプログラム割込みが発生すると共に、プログ
ラム割込みを発生させた原因が上記４個の事象のうちの
どれであるかがＰＥＲコードにより示される。
第２図は従来のプログラム事象記録制御回路の基本構成
図であり、パイプライン制御方式のシステムの場合の例
である。
図であり、パイプライン制御方式のシステムの場合の例
である。
同図において、パイプラインの各処理ステート（Ｂステ
ート、Ｅステート、Ｗステート）毎に、各ステートのＰ
ＥＲコードレジスタなるＢ−ＰＥＲＩ、Ｅ−ＰＥＲ２、
Ｗ−ＰＥＲ３が設けられ、ＢステートのＰＥＲ検出回路
１０、ＥステートのＰＥＲ検出回路１１により検出され
た事象が、ＰＥＲコードレジスタ中の対応するビットに
セットされる。
ート、Ｅステート、Ｗステート）毎に、各ステートのＰ
ＥＲコードレジスタなるＢ−ＰＥＲＩ、Ｅ−ＰＥＲ２、
Ｗ−ＰＥＲ３が設けられ、ＢステートのＰＥＲ検出回路
１０、ＥステートのＰＥＲ検出回路１１により検出され
た事象が、ＰＥＲコードレジスタ中の対応するビットに
セットされる。
各ステートのＰＥＲコードレジスタ、Ｂ−ＰＥＲＩ、Ｅ
−ＰＥＲ２、Ｗ−ＰＥＲ３の内容は集約されてＰＥＲコ
ードレジスタ（ＰＥＲＣＯＤＥ）４の内容となる。
−ＰＥＲ２、Ｗ−ＰＥＲ３の内容は集約されてＰＥＲコ
ードレジスタ（ＰＥＲＣＯＤＥ）４の内容となる。
また、ＰＥＲにより記録すべき事象が発生した場合は、
ＯＲ回路５により割込みが中央処理装置（ＣＰＵ）に通
知される。
ＯＲ回路５により割込みが中央処理装置（ＣＰＵ）に通
知される。
上記ＰＥＲによるプログラム割込みが生じた場合には、
ＰＥＲ：］−ドレジスタ （ＰＥＲｃ。
ＰＥＲ：］−ドレジスタ （ＰＥＲｃ。
ＤＥ４）の内容の主記憶領域への格納、旧ＰｓＷ（プロ
グラム・ステータス・ワード）の待避、新ｐ Ｓ Ｗの
ロードがハード的に実行され、新ＰＳＷで示される内容
に従いＰＥＲによるプログラム割込み処理が実行される
。
グラム・ステータス・ワード）の待避、新ｐ Ｓ Ｗの
ロードがハード的に実行され、新ＰＳＷで示される内容
に従いＰＥＲによるプログラム割込み処理が実行される
。
尚、第２図中の信号″ＲＥＳＥＴ ＡＬＬＰＲＯＣＥ
ＳＳ”はプログラム割込み処理が完了した時にＰＥＲコ
ードレジスタ（ＰＥＲＣＯＤＥ）４をリセットする信号
であり、信号“ＲＥＳＥＴ ＰＥＲＣ０ＤＥ″はＰＥ
Ｒコードレジスタ（ＰＥＲＣＯＤＥ）４の内容を主記憶
領域中に格納完了した時に、ＰＥＲコードレジスタ（Ｐ
ＥＲＣＯＤＥ）４をリセットする信号である。
ＳＳ”はプログラム割込み処理が完了した時にＰＥＲコ
ードレジスタ（ＰＥＲＣＯＤＥ）４をリセットする信号
であり、信号“ＲＥＳＥＴ ＰＥＲＣ０ＤＥ″はＰＥ
Ｒコードレジスタ（ＰＥＲＣＯＤＥ）４の内容を主記憶
領域中に格納完了した時に、ＰＥＲコードレジスタ（Ｐ
ＥＲＣＯＤＥ）４をリセットする信号である。
［発明が解決しようとする課題］
以上説明した、従来のプログラム事象記録の制御方式に
おいては、特殊な命令をｓＶＰまたはファームウェアと
呼ばれるプログラムによってエミュレートする場合に問
題が生じる。
おいては、特殊な命令をｓＶＰまたはファームウェアと
呼ばれるプログラムによってエミュレートする場合に問
題が生じる。
例えば、ある複雑な命令や、新規の命令を既存のハード
ウェアの改造なしに実現する場合には、上記新規な命令
を従来からある命令の組合せで実現（エミュレート）シ
、プログラマ−から見て、あたかも、新たな一つの命令
が追加されたように構成する。
ウェアの改造なしに実現する場合には、上記新規な命令
を従来からある命令の組合せで実現（エミュレート）シ
、プログラマ−から見て、あたかも、新たな一つの命令
が追加されたように構成する。
このような場合に、ある命令をファームウェアでエミュ
レートする場合、汎用レジスタの変更や主記憶領域の変
更は当然検出されるべきであるが、エミュレートしたが
為に生じる分岐成功（ブランチ成功）は検出されるべき
ではない。
レートする場合、汎用レジスタの変更や主記憶領域の変
更は当然検出されるべきであるが、エミュレートしたが
為に生じる分岐成功（ブランチ成功）は検出されるべき
ではない。
従って、従来は、エミュレート終了時にＰＥＲコードを
読み出し、レジスタの変更や主記憶領域の変更がある場
合はプログラム割込みもエミュレートし、すなわち、読
み出したＰＥＲコード中のブランチ成功の事象記録を消
すと共に主記憶領域に格納すること、旧Ｐｓｗの待避、
新ＰＳＷのロードをエミュレータで行い、エミュレート
終了時にはＰＥＲコードをリセットしていた。
読み出し、レジスタの変更や主記憶領域の変更がある場
合はプログラム割込みもエミュレートし、すなわち、読
み出したＰＥＲコード中のブランチ成功の事象記録を消
すと共に主記憶領域に格納すること、旧Ｐｓｗの待避、
新ＰＳＷのロードをエミュレータで行い、エミュレート
終了時にはＰＥＲコードをリセットしていた。
以上説明したように、従来は、ある命令をエミュレータ
で実行する場合には、エミュレート終了時にＰＥＲコー
ドを読み出し、レジスタ内容の変更等がある場合にはプ
ログラム割込みもエミュレートするなど、エミュレータ
が複雑な処理を行う必要があり、またその為にシステム
処理性能が低下するなどの問題があった。
で実行する場合には、エミュレート終了時にＰＥＲコー
ドを読み出し、レジスタ内容の変更等がある場合にはプ
ログラム割込みもエミュレートするなど、エミュレータ
が複雑な処理を行う必要があり、またその為にシステム
処理性能が低下するなどの問題があった。
本発明は上記問題点に鑑みなされたものであり、ある命
令をエミュレータで実行する場合でも、従来と同様に、
ＰＥＲコードの主記憶領域への格納、旧ＰＳＷの待避、
新ＰＳＷのロードをハード的に実行させ得るプログラム
事象記録の制御方式を提供することを目的とする。
令をエミュレータで実行する場合でも、従来と同様に、
ＰＥＲコードの主記憶領域への格納、旧ＰＳＷの待避、
新ＰＳＷのロードをハード的に実行させ得るプログラム
事象記録の制御方式を提供することを目的とする。
［課題を解決するための手段］
本発明によれば、上述の目的は前記特許請求の範囲に記
載した手段により達成される。
載した手段により達成される。
すなわち、本発明は、情報処理システムの中央処理装置
でのプログラム事象記録（ＰＥＲ）の制御方式において
、 ＰＥＲコード中のＰＥＲ事象の記録を読み出すと共に、
該ＰＥＲコードの内容をリセットする手段と、 任意の内容のＰＥＲ事象をＰＥＲコード中に書き込む手
段と、 上記ＰＥＲコードへのＰＥＲ事象の書き込み内容により
、ＰＥＲによるプログラム割込みを実行又は保留させる
手段とを、 設けたプログラム事象記録の制御方式である。
でのプログラム事象記録（ＰＥＲ）の制御方式において
、 ＰＥＲコード中のＰＥＲ事象の記録を読み出すと共に、
該ＰＥＲコードの内容をリセットする手段と、 任意の内容のＰＥＲ事象をＰＥＲコード中に書き込む手
段と、 上記ＰＥＲコードへのＰＥＲ事象の書き込み内容により
、ＰＥＲによるプログラム割込みを実行又は保留させる
手段とを、 設けたプログラム事象記録の制御方式である。
［作 用コ
本発明では、ＰＥＲコードを読み出すと共にリセットす
る機能、および任意のＰＥＲコードを書き込む手段を追
加し、エミュレート終了時にＰＥＲコードを読み出して
変更後書き込むことにより、ＰＥＲコードのリセットお
よびＰＥＲによるプログラム割込みのエミュレートヲ不
要とした。
る機能、および任意のＰＥＲコードを書き込む手段を追
加し、エミュレート終了時にＰＥＲコードを読み出して
変更後書き込むことにより、ＰＥＲコードのリセットお
よびＰＥＲによるプログラム割込みのエミュレートヲ不
要とした。
［実施例］
第１図は本発明の一実施例の基本構成を示す図であり、
第２図に示した従来の例と比較して、ＰＥＲコードレジ
スタ （ＰＥＲＣＯＤＥ）４に新たにＰＥＲコード書き
込みバス１２が追加され、また、リセット信号として“
ＲＥＳＥＴ ＡＮＤ ＲＥＡＤ ＰＥＲＣ０ＤＥ
”が用いられている。
第２図に示した従来の例と比較して、ＰＥＲコードレジ
スタ （ＰＥＲＣＯＤＥ）４に新たにＰＥＲコード書き
込みバス１２が追加され、また、リセット信号として“
ＲＥＳＥＴ ＡＮＤ ＲＥＡＤ ＰＥＲＣ０ＤＥ
”が用いられている。
本実施例では、下記のように動作する。
（１） ある命令のエミュレートにより、ＰＥＲによ
りプログラム割込みが生じた場合には、まずＰＥＲコー
ドレジスタ（ＰＥＲＣＯＤＥ）４の内容を読み取ると共
に、信号“ＲＥＳＥＴ ＡＮＤ ＲＥＡＤ ＰＥ
ＲＣ０ＤＥ”によりＰＥＲコードレジスタ（ＰＥＲＣＯ
ＤＥ）４の内容をリセットする。
りプログラム割込みが生じた場合には、まずＰＥＲコー
ドレジスタ（ＰＥＲＣＯＤＥ）４の内容を読み取ると共
に、信号“ＲＥＳＥＴ ＡＮＤ ＲＥＡＤ ＰＥ
ＲＣ０ＤＥ”によりＰＥＲコードレジスタ（ＰＥＲＣＯ
ＤＥ）４の内容をリセットする。
（２） 次に、読み取ったＰＥＲコードレジスタ（Ｐ
ＥＲＣＯＤＥ）４の内容中、例えばブランチ成功の事象
記録を消した後、該変更した内容を書き込みバス１２を
介してＰＥＲコード（３） レジスタ （ＰＥＲＣＯＤＥ）４に書き込む。
ＥＲＣＯＤＥ）４の内容中、例えばブランチ成功の事象
記録を消した後、該変更した内容を書き込みバス１２を
介してＰＥＲコード（３） レジスタ （ＰＥＲＣＯＤＥ）４に書き込む。
以後、（２）で書き込まれたＰＥＲコードレジスタ（Ｐ
ＥＲＣＯＤＥ）４の内容に応じて、従来例と同様なＰＥ
Ｒによるプログラム割込み処理がハード的に行なわれる
。
ＥＲＣＯＤＥ）４の内容に応じて、従来例と同様なＰＥ
Ｒによるプログラム割込み処理がハード的に行なわれる
。
［発明の効果］
以上説明したように、本発明によれば、特殊な命令をエ
ミュレートする際に、ＰＥＲによるプログラム割り込み
が生じた場合でも、ＰＥＲコードの内容を変更して書き
込むことにより、従来と同様の処理により、ＰＥＲコー
ドの格納、旧ＰＳＷの格納、新ＰＳＷの取り出しがハー
ド的に行なわれ、エミュレータでの処理が簡略化される
。
ミュレートする際に、ＰＥＲによるプログラム割り込み
が生じた場合でも、ＰＥＲコードの内容を変更して書き
込むことにより、従来と同様の処理により、ＰＥＲコー
ドの格納、旧ＰＳＷの格納、新ＰＳＷの取り出しがハー
ド的に行なわれ、エミュレータでの処理が簡略化される
。
第１図、は本発明の一実施例の基本構成を示す図、第２
図は従来のプログラム事象記録制御回路の基本構成図で
ある。 ■・・・・・・ＢステートのＰＥＲコードレジスタ（Ｂ
−ＰＥＲ） 、２・・・・・・ＥステートのＰＥＲコー
ドレジスタ（Ｅ−ＰＥＲ） 、３・・・・・・Ｗステー
トのＰＥＲコードレジスタ （Ｗ−ＰＥＲ） 、４・・
・・・・ＰＥＲコードレジスタ（ＰＥＲＣＯＤＥ）、５
・・・・・・ＯＲ回路、６・・・・・・ＯＲ回路、１０
・・・・・・Ｂステー）ＰＥＲ検出回路、１１・・・・
・・ＥステートＰＥＲ検出回路、１２・・・・・・ＰＥ
Ｒコードの書き込みバス
図は従来のプログラム事象記録制御回路の基本構成図で
ある。 ■・・・・・・ＢステートのＰＥＲコードレジスタ（Ｂ
−ＰＥＲ） 、２・・・・・・ＥステートのＰＥＲコー
ドレジスタ（Ｅ−ＰＥＲ） 、３・・・・・・Ｗステー
トのＰＥＲコードレジスタ （Ｗ−ＰＥＲ） 、４・・
・・・・ＰＥＲコードレジスタ（ＰＥＲＣＯＤＥ）、５
・・・・・・ＯＲ回路、６・・・・・・ＯＲ回路、１０
・・・・・・Ｂステー）ＰＥＲ検出回路、１１・・・・
・・ＥステートＰＥＲ検出回路、１２・・・・・・ＰＥ
Ｒコードの書き込みバス
Claims (1)
- 【特許請求の範囲】 情報処理システムの中央処理装置でのプログラム事象記
録（ＰＥＲ）の制御方式において、ＰＥＲコード中のＰ
ＥＲ事象の記録を読み出すと共に、該ＰＥＲコードの内
容をリセットする手段と、 任意の内容のＰＥＲ事象をＰＥＲコード中に書き込む手
段と、 上記ＰＥＲコードへのＰＥＲ事象の書き込み内容により
、ＰＥＲによるプログラム割込みを実行又は保留させる
手段とを、 設けたことを特徴とするプログラム事象記録の制御方式
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235632A JPH0399342A (ja) | 1989-09-13 | 1989-09-13 | プログラム事象記録の制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1235632A JPH0399342A (ja) | 1989-09-13 | 1989-09-13 | プログラム事象記録の制御方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0399342A true JPH0399342A (ja) | 1991-04-24 |
Family
ID=16988895
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1235632A Pending JPH0399342A (ja) | 1989-09-13 | 1989-09-13 | プログラム事象記録の制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0399342A (ja) |
-
1989
- 1989-09-13 JP JP1235632A patent/JPH0399342A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6293712B1 (en) | Method and apparatus for constructing a stack unwind data structure | |
| EP0537309B1 (en) | System and method for preserving source instruction atomicity in translated program code | |
| US5870607A (en) | Method and apparatus for selective replay of computer programs | |
| KR860000114B1 (ko) | 논리추적장치(論理追跡裝置) | |
| US5003468A (en) | Guest machine execution control system for virutal machine system | |
| US4124892A (en) | Data processing systems | |
| JPH0399342A (ja) | プログラム事象記録の制御方式 | |
| JPS6378211A (ja) | マイクロコンピユ−タのデイスク記録再生装置に対する停電対策装置 | |
| US7890740B2 (en) | Processor comprising a first and a second mode of operation and method of operating the same | |
| JPS603763A (ja) | 電子計算機の処理装置 | |
| JP2807026B2 (ja) | 並列プログラムの実行再現方法 | |
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JP2562838B2 (ja) | プロセッサ及びストアバッファ制御方法 | |
| JPH01125633A (ja) | マルチプロセッサシステムのデバッグ法 | |
| JPH0754470B2 (ja) | 仮想計算機システムの制御方法 | |
| SU849218A1 (ru) | Устройство дл отладки программ | |
| JPS59154553A (ja) | デバグ割込み方式 | |
| JPS5842487B2 (ja) | プログラムのロ−デイング方式 | |
| JPS63310040A (ja) | デ−タ採取方式 | |
| JPS6042968B2 (ja) | 情報処理装置 | |
| JPS58181159A (ja) | 状態履歴記憶回路 | |
| JPS6270947A (ja) | デバグ割込み制御方式 | |
| JPH0234058B2 (ja) | ||
| JPS59165143A (ja) | デ−タ処理装置 | |
| JPH04130925A (ja) | 情報処理装置 |