JPS603763A - 電子計算機の処理装置 - Google Patents
電子計算機の処理装置Info
- Publication number
- JPS603763A JPS603763A JP58110809A JP11080983A JPS603763A JP S603763 A JPS603763 A JP S603763A JP 58110809 A JP58110809 A JP 58110809A JP 11080983 A JP11080983 A JP 11080983A JP S603763 A JPS603763 A JP S603763A
- Authority
- JP
- Japan
- Prior art keywords
- register
- execution
- program
- main memory
- subroutine
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING OR CALCULATING; COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/30—Monitoring
- G06F11/34—Recording or statistical evaluation of computer activity, e.g. of down time, of input/output operation ; Recording or statistical evaluation of user activity, e.g. usability assessment
Landscapes
- Engineering & Computer Science (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Computer Hardware Design (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明は、ストアドブログラム方式の電子計算、醐の処
理装置こに係り、特に、サブルーチンリンケージ命令部
ｔ＋ ［Ｊ構によって、サブルーチングログラム単位の
プログラム実行時実行量を計測するのに好適な処理装置
に関する。
理装置こに係り、特に、サブルーチンリンケージ命令部
ｔ＋ ［Ｊ構によって、サブルーチングログラム単位の
プログラム実行時実行量を計測するのに好適な処理装置
に関する。
一般に、外部から入力するデータに処理を依存するプロ
グラムは、入力データに応じてプログラム実行時の実行
命令数、実行時間、実行１μ）−；ｉ（、Ａｆｒの実行
量が動的に変化する。従来、プログラムの実行命令数お
よび実行回数は処理装置によって開側されることがなか
ったため、これらの実行部は、プログラムそのものの容
量や命令ステップ数から推骨するほかなかった。また、
プログラムの実行時間は、サブルーチン単位ではなく（
オペレーティングシステムによる）タスクｔ）１位の太
きかな値しか得られなかった。
グラムは、入力データに応じてプログラム実行時の実行
命令数、実行時間、実行１μ）−；ｉ（、Ａｆｒの実行
量が動的に変化する。従来、プログラムの実行命令数お
よび実行回数は処理装置によって開側されることがなか
ったため、これらの実行部は、プログラムそのものの容
量や命令ステップ数から推骨するほかなかった。また、
プログラムの実行時間は、サブルーチン単位ではなく（
オペレーティングシステムによる）タスクｔ）１位の太
きかな値しか得られなかった。
本発明の目的は、ナブルーヂンリンケージ命令を用いて
、サブルーチンプログラム・単位の実行命令数、実行時
間、実行回数力４［１１１１可能な処理装置を提供する
にある。
、サブルーチンプログラム・単位の実行命令数、実行時
間、実行回数力４［１１１１可能な処理装置を提供する
にある。
〔発明の４１１を要〕
本発明の特徴は、従来のサブルーチンリンケージ処理機
溝にプログラム実行量情報の退避回復処理を加えること
にある。
溝にプログラム実行量情報の退避回復処理を加えること
にある。
以下、本発明の一実施例を図を用いで説明する。
第１図に本発明の処理装置概要を示し、実行命令数実行
時間の４迎１方式を述べる。
時間の４迎１方式を述べる。
本実施例では、樋械語醋令実行時間を計測するために、
−リイクルタイムの累積を記憶するタイマカウンタ６０
を設ける。
−リイクルタイムの累積を記憶するタイマカウンタ６０
を設ける。
プログラムの様械語命令は、主記憶ｌＯより命令デコー
ダ９０に読み出され、解釈実行される。
ダ９０に読み出され、解釈実行される。
本処理装置では、−限誠語命令の読み出し実行の前に、
実行命令数を累計する実行命令数レジメタ２０の内容を
・オペランドアドレス演算機＋１１１１０−ｉ寅嘗ｔ；
１１７１７１４０を介し゛Ｃ＋ｉ更新する。
実行命令数を累計する実行命令数レジメタ２０の内容を
・オペランドアドレス演算機＋１１１１０−ｉ寅嘗ｔ；
１１７１７１４０を介し゛Ｃ＋ｉ更新する。
更に、タイマカウンタ６０をＯクリア後、主記憶１０よ
り（、！≧械語命令を命令デコーダ９０に読み川 ミし
、ｉｌｌ′ｌ！釈実行を行なう６機械語命令実行終了後
には・タイマカウンタ６０に示される（４械語命令実行
時間をオペランドアドレス演算機４Ｍ ｌ １０ ｓ演
算機’ｔｉｆ１４０を介し、実行時間を累計するための
実行時間レジスタに加算する。
り（、！≧械語命令を命令デコーダ９０に読み川 ミし
、ｉｌｌ′ｌ！釈実行を行なう６機械語命令実行終了後
には・タイマカウンタ６０に示される（４械語命令実行
時間をオペランドアドレス演算機４Ｍ ｌ １０ ｓ演
算機’ｔｉｆ１４０を介し、実行時間を累計するための
実行時間レジスタに加算する。
なお１図中７０はタイマレジスタ、８０はタイマ発生機
前、１００は制御記憶、１２０はオペランドレジスタ、
１３０は命令コードレジスタであるＯ 第２図に主記憶とレジスタ類の閏迎図、２）１３図にＣ
ＡＬＬａ令処理、第４図に１もＥ ’Ｉ’ Ｕ Ｉ丸Ｎ
命令処理を示し、本実施例におけるサブルーチンリンク
命令ＣＡ ＴＪ Ｌとサブルーチンリターン命令ｆｌｕ
Ｆ、 Ｔ Ｕ ＲＮ の動作について述べる。
前、１００は制御記憶、１２０はオペランドレジスタ、
１３０は命令コードレジスタであるＯ 第２図に主記憶とレジスタ類の閏迎図、２）１３図にＣ
ＡＬＬａ令処理、第４図に１もＥ ’Ｉ’ Ｕ Ｉ丸Ｎ
命令処理を示し、本実施例におけるサブルーチンリンク
命令ＣＡ ＴＪ Ｌとサブルーチンリターン命令ｆｌｕ
Ｆ、 Ｔ Ｕ ＲＮ の動作について述べる。
本実力）４例におけるザブルーチンリンク命令ＣΔＬＬ
の命令形式をｒｃＡ、ＬＬサブルーチンアドレス。
の命令形式をｒｃＡ、ＬＬサブルーチンアドレス。
実行団情報格納エリアアドレス」とし、ＣＡＬＬ命令に
おいて、サブルーチンプログラムの先頭アドレス、およ
び、当該サブルーチンの実行険情報を格納する主記憶エ
リアアドレスが指定されるものとする。
おいて、サブルーチンプログラムの先頭アドレス、およ
び、当該サブルーチンの実行険情報を格納する主記憶エ
リアアドレスが指定されるものとする。
水処理装置；イが、主記憶１０上のプログラムＡ・２０
０を実行中であり、かつ、２１０のＣＡ、 Ｌ Ｌ命令
実行前の状態の時、実行命令数レジスタ２０、実行時間
１／ジスタ３０、実行部”情報アドレスレジスタ４０に
ＱＪ、各々プログラムへの実行命令数・実行１１Ｎ間、
実行量情報を格納する主記憶エリアアドレスが記憶され
ている。
０を実行中であり、かつ、２１０のＣＡ、 Ｌ Ｌ命令
実行前の状態の時、実行命令数レジスタ２０、実行時間
１／ジスタ３０、実行部”情報アドレスレジスタ４０に
ＱＪ、各々プログラムへの実行命令数・実行１１Ｎ間、
実行量情報を格納する主記憶エリアアドレスが記憶され
ている。
ここで、プログラムＡの実行が２１０のＣＡＬＬ命令に
移ると本処理装置のＣＡＬＬ命令処理は１．１！３図に
示す順序で以Ｆの処理を行なう。
移ると本処理装置のＣＡＬＬ命令処理は１．１！３図に
示す順序で以Ｆの処理を行なう。
Ａ） 実行ｌｉｆ情報アドレスレジスタ４０の示す主記
憶エリア２４０へ、実行命令数レジスタ２０゜実行時間
レジスタ３０の内容を書き込むう１３）実行■清報アド
レスレジスタ４０．汎用レジスタ５０およびプログラム
カウンタ２７０を主記憶上σ）ザブルーチンスタックエ
リア２６０へ退避する。
憶エリア２４０へ、実行命令数レジスタ２０゜実行時間
レジスタ３０の内容を書き込むう１３）実行■清報アド
レスレジスタ４０．汎用レジスタ５０およびプログラム
カウンタ２７０を主記憶上σ）ザブルーチンスタックエ
リア２６０へ退避する。
Ｃ）ＣＡＬＬ命令のｆｉＴ、２オペランドに示されるプ
ログラムＢの実行量情報格納エリアアドレスを実行量情
報アドレスレジスタ４０に設定する。
ログラムＢの実行量情報格納エリアアドレスを実行量情
報アドレスレジスタ４０に設定する。
Ｄ） 実行間情報アドレスレジスタ４０の示す主記憶エ
リア２５０よりプログラノ、Ｂの実行量−情報を実行命
令数レジスタ２０、実行１１！を間レジスタ３０に読み
出す。
リア２５０よりプログラノ、Ｂの実行量−情報を実行命
令数レジスタ２０、実行１１！を間レジスタ３０に読み
出す。
Ｅ）実行量情報アドレスレジスタ４０の示す主記憶エリ
ア２５０上のプログラム１３実行回数情報２５６を＋１
更新する。
ア２５０上のプログラム１３実行回数情報２５６を＋１
更新する。
Ｆ） プログラムカウンタ２７０の内容を、ＣＡＬＬ命
令第１オペランドに示されるプログラムＢのアドレスに
改める。
令第１オペランドに示されるプログラムＢのアドレスに
改める。
以上のＣＡＬＬ命令処理により、プログラムへの実行品
令数、実行時間情祁は、上記１意エリア２４０に、実行
間情報アドレスはスタック２６０へ退避される。実行命
令数レジスタ２０．実行時間レジスタ３０・実行−■情
報アドレスレジスタ４０の内容は、プログラムＢの情報
に置き換えられて、プログラムＢの実行へ１間御が移る
。
令数、実行時間情祁は、上記１意エリア２４０に、実行
間情報アドレスはスタック２６０へ退避される。実行命
令数レジスタ２０．実行時間レジスタ３０・実行−■情
報アドレスレジスタ４０の内容は、プログラムＢの情報
に置き換えられて、プログラムＢの実行へ１間御が移る
。
次に・プログラムＢ・２２０の実行中に几ＥＴ（Ｊ几Ｎ
命令２３０に出会うと、本処理装置の１１．ＥＴＵＲＮ
命令処理は、第４図に示す順序で以下の処理を行なう
。
命令２３０に出会うと、本処理装置の１１．ＥＴＵＲＮ
命令処理は、第４図に示す順序で以下の処理を行なう
。
Ａ）実行命令数レジスタ２０．実行時間レジスタ３０の
内容を実行量情報アドレスレジ諌夕４０の示す主記憶エ
リア２５（）へ１１１き込む。
内容を実行量情報アドレスレジ諌夕４０の示す主記憶エ
リア２５（）へ１１１き込む。
１３） 主Ｆ憶上のスタック２６０より、プログラムＡ
の実行１４情報アドレスレジスタ４０．汎用レジスタ５
０．プログラムカウンタ２７０の内容を回復する。
の実行１４情報アドレスレジスタ４０．汎用レジスタ５
０．プログラムカウンタ２７０の内容を回復する。
Ｃ）実行耐情報アドレスレジスタ４１）の示す主記憶エ
リア２４０より、プログラムへの実行雷情報を実行命令
数レジスタ２０、実行時間レジスタ３０に回１λする。
リア２４０より、プログラムへの実行雷情報を実行命令
数レジスタ２０、実行時間レジスタ３０に回１λする。
以上のＦｔＥＴＬＪＲＮ 命令処理により、プログラム
１３の実行命令数レジスタ２０、実行時間レジスタ３０
の内容は上記４ｐ２５ｏへ一：１き込′まれ、実行命令
数レジスタ２０．実行時間レジスタ３０の内容は、上記
１意上に退避されていたプログラムへの実行量情報に、
実行量：情報アドレスレジスタ４０の内容はスタックに
退避されていたプログラムＡ ％の実行計情報格納エリ
アアドレスに置きカメ−もれ。
１３の実行命令数レジスタ２０、実行時間レジスタ３０
の内容は上記４ｐ２５ｏへ一：１き込′まれ、実行命令
数レジスタ２０．実行時間レジスタ３０の内容は、上記
１意上に退避されていたプログラムへの実行量情報に、
実行量：情報アドレスレジスタ４０の内容はスタックに
退避されていたプログラムＡ ％の実行計情報格納エリ
アアドレスに置きカメ−もれ。
プログラムＡの実行へ制御が戻る。
以上の実施例は、ザブルーチンプログラム単位の実行−
１１９： ’ｌ’ｌ￥ｒ引贋４′」エリアを予め主記憶
−ヒに設け、各サブルーチンプログラム毎行毎に、主記
憶上から６売み出し、実行７１情串茫更新し、主記憶上
に書き込む。尚１本￥７４１ｊ例では、上記ｉ））上の
実行［ｌ情報の初期値は、オペレーティングシステムに
より、値Ｏであることが保Ｒ７Ｅされるものとしている
。また、本実施列では、リカーシブコールを達成するた
めに・サブルーチンプログラム毎の実行時情報をサブル
ーチンスタック上でＶｌなく、主記憶−ヒに固定的にＭ
り当てるようにしている。なお、図中２００はプログラ
ムＡ、２４２＆Ｊプログラムへの実行命令数洛納エリア
、２４４は同じく実行時間格納エリア、２４６け同じく
実行回数・１６拍エリア、２５２はプログラムＢの実行
命令数格、！′１′］エリア、２５４は同じく実行時間
格納エリアである。
１１９： ’ｌ’ｌ￥ｒ引贋４′」エリアを予め主記憶
−ヒに設け、各サブルーチンプログラム毎行毎に、主記
憶上から６売み出し、実行７１情串茫更新し、主記憶上
に書き込む。尚１本￥７４１ｊ例では、上記ｉ））上の
実行［ｌ情報の初期値は、オペレーティングシステムに
より、値Ｏであることが保Ｒ７Ｅされるものとしている
。また、本実施列では、リカーシブコールを達成するた
めに・サブルーチンプログラム毎の実行時情報をサブル
ーチンスタック上でＶｌなく、主記憶−ヒに固定的にＭ
り当てるようにしている。なお、図中２００はプログラ
ムＡ、２４２＆Ｊプログラムへの実行命令数洛納エリア
、２４４は同じく実行時間格納エリア、２４６け同じく
実行回数・１６拍エリア、２５２はプログラムＢの実行
命令数格、！′１′］エリア、２５４は同じく実行時間
格納エリアである。
本実ｍ例における効果を第５図、第６ ｒ＞＋に示す。
ｇ ｓ ＩＩに示す１１１ノ成のプログラムを実行さけ
−、ｆ２）られた実行（を情報をオペレーティングシス
テムで解析・レポートした１詰γが第６図である。
−、ｆ２）られた実行（を情報をオペレーティングシス
テムで解析・レポートした１詰γが第６図である。
更に、本実施例をプログラミング言語システムに応用し
、高級言語プログラムの特定部分の実行−１ｆ１．を解
析した例を第７図に示す。第７図の３００は、３１０の
ステップの実行間データ収集指示（３２０）がなされた
ＦＯＲＴＲＡＮ プログラムである。ｌｉ’ ０几Ｔ几
ＡＮ 言語コンパイラは、３１０のステップを本実施例
のＣＡＬＬ命令でザブルーチン化した一１６行プログラ
ムを作成する。このプログラムの実行結果を、更に、オ
ペレーティングシステムによって（ステップ３１０の実
行量を）３３０に示すように解析することができる。
、高級言語プログラムの特定部分の実行−１ｆ１．を解
析した例を第７図に示す。第７図の３００は、３１０の
ステップの実行間データ収集指示（３２０）がなされた
ＦＯＲＴＲＡＮ プログラムである。ｌｉ’ ０几Ｔ几
ＡＮ 言語コンパイラは、３１０のステップを本実施例
のＣＡＬＬ命令でザブルーチン化した一１６行プログラ
ムを作成する。このプログラムの実行結果を、更に、オ
ペレーティングシステムによって（ステップ３１０の実
行量を）３３０に示すように解析することができる。
本発明によればザブルーチンプログラム単位の（呼たけ
、高級言語プログラムのｉｆｆ定部分の）詳訓な実行時
実行１．１の解析が可能となる。
、高級言語プログラムのｉｆｆ定部分の）詳訓な実行時
実行１．１の解析が可能となる。
９Ｉ）１図は本発明の一実施例の処Ｊ１１（装置のブロ
ック図、第２図は主記憶とレジスタ類の関連を示す図、
第３図および第４図は各々ザブルーチンコール命令、リ
ーブルーチンリターン命令の処理手順例を表わす図、第
５図、第６［鉗および第７図は実施効果例を示すだめの
プログラム実行結果の図である。 １０・・・主記憶、２０・・・実行命令数レジスタ、３
０・・・実行時間レジスタ、４０・・・実行滑情報アド
レスレジスタ。 代理人 弁理士 高橋明夫 第 １図 第２図 第３図
ック図、第２図は主記憶とレジスタ類の関連を示す図、
第３図および第４図は各々ザブルーチンコール命令、リ
ーブルーチンリターン命令の処理手順例を表わす図、第
５図、第６［鉗および第７図は実施効果例を示すだめの
プログラム実行結果の図である。 １０・・・主記憶、２０・・・実行命令数レジスタ、３
０・・・実行時間レジスタ、４０・・・実行滑情報アド
レスレジスタ。 代理人 弁理士 高橋明夫 第 １図 第２図 第３図
Claims (1)
- １、１（電子計算機の処理装置において、機械語命令の
実行毎に、＋１更新することにより実行命令数を累計す
るための第１のレジスタと・前記機械語自余の実行毎に
、命令実行所要時間を加算することによりプログラムの
実行時間を累計するだめの第２のレジスタと、前記プロ
グラムの実行殴情報を格納する主記憶エリアアドレスを
記憶するだめの第３のレジスタと、ザブルーチンコール
機械語命令に対し、前記第１と第２のレジスタの内容を
前記第３のレジスタの示す主記憶エリアに退避し、前記
第３のレジスタの内容をサブルーチンコール用スタック
エリアに退１１１主し、前記サブルーチンコール機械語
命令のオペランドに示される前記主記憶エリアのアドレ
スを前記第３のレジスタに設定し、前記第３のレジスタ
に示される前記主記憶エリアよりサブルーチンの実行命
令数、実行時間情報を前記第１．第２のレジスタへ設定
し、前記第３のレジスタの示す前記主記憶エリア上のサ
ブルーチンリンク回数情報を、＋１更新する処理を備え
た前記サブルーチンコール機械語命令の処理機槽と、サ
ブルーチンリターン機械語命令に対し、前記第１ 、
第２のレジスタの内容を前記第３のレジスタに示される
アドレスに従って前記主記憶エリア上に設定し、前記サ
ブルーチンコール用スタックに退遭されている親プログ
ラムのレジスタの情報を前記第３のレジスタに回復し・
前記第３のレジスタに示される前記主記憶エリアより親
プログラムの実行命令数、実行時間情報を前記第１．第
２のレジスタに回復する処理手段を設けたサブルーチン
リターン機械語命令処理機構とから成ることを１１ｆ徴
とする電子計算機の処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110809A JPS603763A (ja) | 1983-06-22 | 1983-06-22 | 電子計算機の処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP58110809A JPS603763A (ja) | 1983-06-22 | 1983-06-22 | 電子計算機の処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS603763A true JPS603763A (ja) | 1985-01-10 |
Family
ID=14545203
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP58110809A Pending JPS603763A (ja) | 1983-06-22 | 1983-06-22 | 電子計算機の処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS603763A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216050A (ja) * | 1986-02-20 | 1987-09-22 | Fujitsu Ltd | プログラム単位の実行ｃｐｕ時間測定処理方式 |
| JPS6349854A (ja) * | 1986-08-19 | 1988-03-02 | Nec Corp | プログラムの動的特性取得方式 |
| JPS63148342A (ja) * | 1986-12-12 | 1988-06-21 | Nec Corp | ル−プ実行時間測定方式 |
| JPS6423348A (en) * | 1987-07-18 | 1989-01-26 | Nec Corp | Counting system for instruction executing frequency of program |
| JPS6423349A (en) * | 1987-07-18 | 1989-01-26 | Nec Corp | Counting system for instruction executing frequency of program |
| US5500809A (en) * | 1992-08-31 | 1996-03-19 | Sharp Kabushiki Kaisha | Microcomputer system provided with mechanism for controlling operation of program |
-
1983
- 1983-06-22 JP JP58110809A patent/JPS603763A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62216050A (ja) * | 1986-02-20 | 1987-09-22 | Fujitsu Ltd | プログラム単位の実行ｃｐｕ時間測定処理方式 |
| JPS6349854A (ja) * | 1986-08-19 | 1988-03-02 | Nec Corp | プログラムの動的特性取得方式 |
| JPS63148342A (ja) * | 1986-12-12 | 1988-06-21 | Nec Corp | ル−プ実行時間測定方式 |
| JPS6423348A (en) * | 1987-07-18 | 1989-01-26 | Nec Corp | Counting system for instruction executing frequency of program |
| JPS6423349A (en) * | 1987-07-18 | 1989-01-26 | Nec Corp | Counting system for instruction executing frequency of program |
| US5500809A (en) * | 1992-08-31 | 1996-03-19 | Sharp Kabushiki Kaisha | Microcomputer system provided with mechanism for controlling operation of program |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5307504A (en) | System and method for preserving instruction granularity when translating program code from a computer having a first architecture to a computer having a second reduced architecture during the occurrence of interrupts due to asynchronous events | |
| CA2082408C (en) | System and method for preserving source instruction atomicity in translated program code | |
| JP3093624B2 (ja) | 投機例外を処理する方法及び装置 | |
| US5530870A (en) | Arrangement for efficiently transferring program execution between subprograms | |
| US5758168A (en) | Interrupt vectoring for optionally architected facilities in computer systems | |
| EP0297893A2 (en) | Apparatus and method for recovering from page faults in vector data processing operations | |
| JPH0517588B2 (ja) | ||
| WO1998006032A1 (en) | Programmable branch prediction system and method for computer systems | |
| US5404466A (en) | Apparatus and method to set and reset a pipeline instruction execution control unit for sequential execution of an instruction interval | |
| KR101059906B1 (ko) | 연산 처리 장치 및 명령의 확장 방법 | |
| JPS603763A (ja) | 電子計算機の処理装置 | |
| JPS6142308B2 (ja) | ||
| US5790846A (en) | Interrupt vectoring for instruction address breakpoint facility in computer systems | |
| JP3219082B2 (ja) | データ格納方法 | |
| US7890740B2 (en) | Processor comprising a first and a second mode of operation and method of operating the same | |
| JPH0754467B2 (ja) | データ処理装置 | |
| JPS62191933A (ja) | レジスタ制御方式 | |
| JPS6156816B2 (ja) | ||
| JPH0399342A (ja) | プログラム事象記録の制御方式 | |
| JPH04165433A (ja) | オペレーティングシステムのデバグ方式 | |
| JPS5852750A (ja) | ブランチ命令制御方式 | |
| JPS605012B2 (ja) | 複合システムにおける割込処理方式 | |
| JPH01298444A (ja) | プログラム実行制御方式 | |
| JPH0227694B2 (ja) | ||
| JPS5920055A (ja) | 分岐命令のリトライ方式 |