JPH04100110A - プログラマブルコントローラ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、複数のシーケンス処理をそれぞれ独立した周
期で実行するいわゆるマルチスキャン方式ヲ（１＆えた
プログラマブルコントローラの二重化制御方式に関する
ものである。

［従来の技術］ システムの高信頼性が要求される制御システムにおいて
は同一構成の制御装置を２台並列に接続する二重化構成
をとることが多い。一般にこのような二重化構成をとる
プログラマブルコントローラの場合、入力部と出力部は
共通にして演算部だけを二重化する構成となっている。

すなわち、共通の入力部から入力されたデータは二重化
された演算部において並列処理された後、演算結果が共
通の出力部へ出力される。ここで二重化された演算部の
一方が故障しても健全なもう一方の演算部で処理が継続
されるためシステムが停止することはない。

しかし、このようなプログラマブルコントローラにおい
て演算内容を複数に分割し、それぞれの演算に優先順位
と周期をもたせるいわゆるマルチスキャン方式を実現し
ようとすると、二重化された演算部の同期ずれが問題と
なる。すなわち、優先度の低いスキャン（低位スキャン
）に優先度の高いスキャン（高位スキャン）が割り込ん
で実行されると、両系の演算部の同期ずれによる割り込
みアドレスの違いから、両系においてスキャン間の共有
データが不一致となり、その結果シーケンス処理の動作
不一致や出力データの不一致を発生する可能性がある。

これを防止する方法として特開昭５９−７２５０６号公
報に見られるように、アドレス比較器とアドレスラッチ
回路をもうけて両系のマイクロプロセッサの実行アドレ
スを比較し、実行アドレスの大きい方を処理が進んでい
るとみなしてホールドする一方、実行アドレスの小さい
方を処理が遅れているとみなして処理を継続することで
両系同一アドレスで割り込み処理を実行する方法がある
。

［発明が解決しようとする課題１ 以上説明したような従来技術ではマイクロプロセッサの
１命令ごとに同期をとるために特殊なハードウェアを必
要とするうえ、最近のマイクロプロセッサのように必ず
しも実行しないアドレスをブリフェッチするようなもの
を採用した場合、この方式の実現は相当に困難なものと
なる。

この問題を解決するには、低位スキャンのシーケンス処
理において共有データをアクセスする区間を割り込み禁
止にして高位スキャンの割り込み実行を制限する方法が
考えられる。しかし、この方法では高位スキャンの入出
力処理の定周期性が川なわれるという問題点がある。

この発明は上記のような問題点を解消するためになされ
たもので、スキャン固有のシーケンス処理と入出力処理
を別々のタイミングで割り込み実行することにより、入
出力処理の定周期性を損なうことなく、スキャン間の共
有データの一致性を保証するプログラマブルコントロー
ラを提供することを目的としている。

［課題を解決するための手段］ 以上の目的を達成するため、この発明は次のような構成
としている。すなわち、マルチスキャン方式を備えた二
重化プログラマブルコントローラにおいて、優先度の高
いスキャン（高位スキャン）のシーケンス処理と入出力
処理を別々のタイミングで割り込み実行する手段と、優
先度の低いスキャン（低位スキャン）において前記シー
ケンス処理の割り込み実行を禁止し前記入出力処理の割
り込み実行を許可する割り込み制限区間と、前記割り込
み実行のタイミングで二重系の同期をとる同期制御手段
を備え、スキャン固有のシーケンス処理と入出力処理を
実行するものである。

［作用］ 低位スキャンのシーケンス処理において、スキャン間の
共有データをアクセスする区間を割り込み制限区間とす
ることにより、高位スキャンのシーケンス処理の割り込
み実行が禁止され、二重系におけるスキャン間の共有デ
ータの一致性が保証される。また、高位スキャンの入出
力処理は前記割り込み制限区間においても割り込み実行
が許可されているため入出力処理の定周期性が損なわれ
ることはない。

［実施例］ 以下、本発明の実施例を図に示して説明する。

第１図は本発明の実施例を示すブロック図で、プログラ
マブルコントローラｌは入力部２と、重化された演算部
３ａ、３ｂと、出力部４と、重化同期制御部５を備えて
いる。

第２図は本発明の実施例を示すフローチャートである。

スキャン処理１０は演算部３ａ、３ｂ４こおいて掬数存
在し、それぞれ優先順イ９をもって定周期で実行される
もので、次のステップを実行する。

（１）演算部３ａと３ｂの出力処理開始のタイミングを
合わせるために、二重化同期制ｊ卸部５を用いて同期処
理を行なう。（ステップ１）（２）前回スキャンの演算
結果の出力処理を行なう。（ステップ２） （３）演算部３ａと３ｂの入力処理開始のタイミングを
合わセるために二重化同期制御２１部５を用いて同期処
理を行なう。（ステップ３） （４）今回スキャン用の入力処理を行なう。（ステップ
４） （５）低位スキャンの割り込み制限状態値を参照し２、
割り込み制限区間内（真）であれば処理を中断して低位
スキャンに実行を移し、割り込み制限区間外（偽）であ
れば次のステップＧこ進む。

（ステップ５） （６）演算部３ａと３ｂのシーケンス処理開始のタイミ
ングを合わせるために二重化同期制御部５を用いて同期
処理を行なう。（ステップ６）（７）自スキャンの割り
込み制限状態値を“真”にする。（ステップ７） （８）掩数に分割されたシーケンス処理単位の一つを実
行する。（ステップ８） （９）自スキャンの割り込み制限状態値を“偽゛にする
。（ステップ９） （１０）処理を中断している高位スキャンがあればそち
らへ実行を移す。（ステップ１０）（１１）残りのシー
ケンス処理単位についてステップ７からステップ１０を
繰り返す、（ステップ低位スキャンのシーケンス処理は
それぞれ高位スキャンの実行周期時間よりも短い実行時
間となるような処理単位に分割されていると同時に割り
込み制限区間となっている。すなわち、高位スキャンの
入出力処理は常に低位スキャンに割り込んで実行可能で
あるが、高位スキャンのシーケンス処理は、低位スキャ
ンにおいて前記ステップ８のソーケンス処理を実行中は
割り込み制限状態値が”真°゛になっているため、実行
禁止となる。また低位スキャンのステップ８とステップ
９が終了すると割り込み制限状ｌｊｉ値がパ偽°°とな
るため、高位スキャンのシーケンス処理は実行可能とな
る。

このように、低位スキャンのシーケンス処理実行中は高
位スキャンのシーケンス処理の実行を防止できるため、
二重系においてスキャン間の共有データの不一致を生し
ることはない。また、高位スキャンの入出力処理は常に
割り込み実行が可能であるから、入出力処理の定周期性
を損なうこともない。

［発明の効果］ 以上述べたように、本発明によれば、マイクロブＵセッ
サの１命令ごとに二重系の同期をとる必要がないため、
特殊なハードウェアは不要である。

また、入出力処理の定周期性を損なうことなくマルチス
キャン方式が実現できるため、二重化に伴う性箭低−ト
を防止できる効果がある。

【図面の簡単な説明】

第１回は二車化されたプログラマブルコントロラのブロ
ック図、第２同は本発明によるプログラマブルコントロ
ーラのスキャン動作を示すフローチャートである。 ■・・・プログラマブルコントローラ ２・・・入力部、　３ａ、３ｂ・・・演算部４・・・出
力部、５・・・同期制御部 ｌＯ・・・スキ中ン処理 第１図

Claims (1)

【特許請求の範囲】
1. 　複数のシーケンス処理をそれぞれ独立した周期と優先
   順位をもって実行するマルチスキャン方式を備えた二重
   化プログラマブルコントローラにおいて、優先度の高い
   スキャンのシーケンス処理と入出力処理を別々のタイミ
   ングで割り込み実行する手段と、優先度の低いスキャン
   において前記シーケンス処理の割り込み実行を禁止し前
   記入出力処理の割り込み実行を許可する割り込み制限区
   間と、前記割り込み実行のタイミングで二重系の同期を
   とる同期制御手段を備え、スキャン固有のシーケンス処
   理と入出力処理を実行することを特徴とするプログラマ
   ブルコントローラ。