JPH04100233A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04100233A
JPH04100233A JP2218615A JP21861590A JPH04100233A JP H04100233 A JPH04100233 A JP H04100233A JP 2218615 A JP2218615 A JP 2218615A JP 21861590 A JP21861590 A JP 21861590A JP H04100233 A JPH04100233 A JP H04100233A
Authority
JP
Japan
Prior art keywords
film
insulating film
plasma
oscillation
semiconductor device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2218615A
Other languages
English (en)
Other versions
JP2687966B2 (ja
Inventor
Masahiko Toki
雅彦 土岐
Junya Nakahira
順也 中平
Yuji Furumura
雄二 古村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2218615A priority Critical patent/JP2687966B2/ja
Priority to EP91402273A priority patent/EP0472465B1/en
Priority to DE69120743T priority patent/DE69120743T2/de
Priority to US07/748,955 priority patent/US5231057A/en
Priority to KR91014331A priority patent/KR960002076B1/ko
Publication of JPH04100233A publication Critical patent/JPH04100233A/ja
Application granted granted Critical
Publication of JP2687966B2 publication Critical patent/JP2687966B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/515—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using pulsed discharges
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/65—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials
    • H10P14/6516—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials
    • H10P14/6529—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by treatments performed before or after the formation of the materials of treatments performed after formation of the materials by exposure to a gas or vapour
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/6922—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H10P14/6923—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material containing Si, O and at least one of H, N, C, F or other non-metal elements, e.g. SiOC, SiOC:H or SiONC the material being boron or phosphorus doped silicon oxides, e.g. BPSG, BSG or PSG
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/694—Inorganic materials composed of nitrides
    • H10P14/6943—Inorganic materials composed of nitrides containing silicon
    • H10P14/69433—Inorganic materials composed of nitrides containing silicon the material being a silicon nitride not containing oxygen, e.g. SixNy or SixByNz
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Physics & Mathematics (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、低温プラズマＣＶＤ法によりシリコン酸化膜
を形成する工程を有する半導体装置の製造方法に関する
。
従来、放電反応装置で最も多く使用されてきたのが後述
する第９図に概略断面を示している平行平板のプラズマ
表面処理装置である。この装置ではガス導入系と排気系
を備える真空容器内に対向設置された平行平板電極間に
電源から直流、交流、高周波等を印加して放電を発生さ
せ、その放電プラズマを用いてヒーター等で加熱または
ガス、あるいは冷却水で冷却された試料台に試料を設置
しプラズマ表面処理を施すものである。
その他の同類の装置には平行平板電極を同軸円筒型電極
に変形、置換したり、電掻数を増減したりした様々な装
置がある。しかし、これらの装置には共通して放電プラ
ズマの電子密度が低く高速の処理ができない欠点がある
うえ、低温における緻密な薄膜形成が困難であるという
欠点がある。
更に、膜自身のもつ熱ストレスが非常に大きく、また真
性内部応力も非常に大きな値を示し、かつ均一に応力が
かかるという問題点がある。また、被処理基板が放電プ
ラズマに直接接触しているため、荷電粒子の照射を受け
て基板が損傷するという問題点もある。
この基板照射損傷を避けるため、放電プラズマを基板か
ら離れた場所で作りプラズマ中の活性種またはイオンだ
けを被処理基板表面に輸送して表面処理を行う装置も種
々提供されているが、何れの装置も放電プラズマの密度
がかなり低いために、実用に耐える処理速度を得るには
大電力の投入を必要とする等の欠点を残している。
従来方式のＥＣＲプラズマにより処理能力及び段差被覆
形状の制御を確保しようとした場合、以下のような問題
点が挙げられる。
即ち、大電力を注入するためにはプラズマ連続発振によ
る発振方式を採用した場合、その際基板にバイアス印加
させた場合イオンボンバードメント効果により水素の打
ち込み及び引き抜き作用が活発になり、５ｉＯＺ腹中に
水素基特にＯ−Ｈ基の形成がなされる傾向にある。その
結果、熱処理による内部応力の大きな変化（Ｓ１０を膜
中の水素基の離脱やその結果生じるボンディングの再配
列）が生じ易く、膜質が劣化し易かった。
二のため、低温プラズマＣＶＤ法により膜質の良好な絶
縁膜を形成することができる半導体装置の製造方法が要
求されている。
〔従来の技術〕
第８図及び第９図は従来の半導体装置の製造方法を説明
する図であり、第８図は従来例の製造方法を説明する図
、第９図は従来例のプラズマＣＶＤ装置の構成を示す概
略図である。これらの図において、３１はＳｉ等からな
る基板、３２はＰＳＧ等からなる絶縁膜、３３はＡＩ！
等からなる配線パターン、３４はカバー膜として機能し
得るＳｉｎｇ等からなる絶縁膜、３５は真空容器（チャ
ンバ）、３６はシャワー、３７はサセプタ、３８はウェ
ーハ、３９を加熱するための加熱ヒーター、４０はＲＦ
’Ｑｉ源である。
次に、その製造方法について説明する。
まず、第９図に示すＥＣＲプラズマＣＶＤ装置を用い、
第８図（ａ）に示すように、３５０℃程度のプラズマ連
続発振によるプラズマＣＶＤ法により基板３１上にＰＳ
Ｃを堆積して絶縁膜３２を形成する。
次に、第８図（ｂ）に示すように、例えばスパッタ法に
より絶縁膜３２上にＡｌを堆積した後、例えばＲＩＥに
よりＡｊ’をバターニングして配線パターン３３を形成
する。
そして、第９図に示すＥＣＲプラズマＣＶＤ装置を用い
、プラズマ連続発振によるプラズマＣＶＤ法により配線
パターン３３を覆うようにＳ　１０　ｚを堆積してカバ
ー膜となる絶縁膜３４を形成することにより、第８図（
ｃ）に示すような絶縁膜３４でカバーされた配線構造を
得ることができる。
この従来の製造方法はＥＣＲプラズマにより絶縁膜３２
．３４処理能力及び段差被覆形状の制御を確保する際、
大電力を注入するためにプラズマ連続発振による発振方
式を採用していた。
〔発明が解決しようとする課題〕
上記した従来の半導体装置の製造方法は、プラズマ連続
発振によるプラズマＣＶＤ法により絶縁膜３２．３４を
形成する場合であり、通常のＣＶＤ法での４００℃程度
という高温で形成する場合よりも３５０℃という低温で
、しかもカバレッジ良く形成することができるという利
点があるが、通常のＣＶＤ法で形成する場合よりも絶縁
膜３２．３４の膜質が劣化するという問題があった。こ
れは、特に温度を下げる程顕著になるという傾向があっ
た。
具体的には、処理能力及び段差被覆形状の制御を確保し
ようとして大電力を注入するためにはプラズマ連続発振
による発振方式を採用し、その際基板にバイアス印加さ
せていた。このため、イオンボンバードメント効果によ
り水素基の打ち込み及び引き抜き作用が活発になり絶縁
膜３２．３４中に水素基特に○−Ｈ基の形成がなされる
傾向にあった。その結果、熱処理が入ると熱処理による
内部応力の大きな変化（膜中の水素基の離脱やその結果
生じるボンディングの再配列）が生じ易く、膜質が劣化
し易かった。
そこで本発明は、低温プラズマＣＶＤ法によりカバレン
ジ良く、かつ膜質の良好な絶縁膜を形成することができ
る半導体装置の製造方法を提供することを目的としてい
る。
（課題を解決するための手段〕 本発明による半導体装置の製造方法は上記目的達成のた
め、下地の膜上に第１の絶縁膜を形成し、該第１の絶縁
股上に配線パターンを形成し、該配線パターンを覆うよ
うに第２の絶縁膜を形成した後、熱処理する工程を含む
半導体装置の製造方法であって、該第１、第２の絶縁膜
の少なくともどちらか一方を、水素含有化合物をソース
ガスに用いてプラズマパルス発振による化学気相成長法
により形成するものである。
本発明において、プラズマパルス発振を用いる際のＯＦ
Ｆ時間としては０．５　ｍ秒以上であるのが好ましく、
０．５ｍ秒より短くなると実質的にプラズマ連続発振の
場合と変わらなくなり好ましくない。
〔作用〕
実施例で後述する第３図に示すように、従来のプラズマ
連続発振系による場合のＳｉｎ、膜は、５ｔ−ＯＨの吸
収ピークが見られＳｉＯ□膜中に−ＯＨが含有されてい
たのに対し、本発明のパルス発振系による場合のＳｉＯ
□膜は５ｔ−ＯＨの吸収ピークが見られずＳｉｎ、の膜
中に−ＯＨが含有されていないことが判った。このため
、後述する表１に示すように、従来のプラズマ連続発振
系による場合のＳｉＯ□膜は、熱処理による内部応力の
大きな変化が生じ膜質が劣化し易いのに対し、本発明の
パルス発振による場合のＳｉｎ、膜は熱処理による内部
応力の変化はほとんどなく、膜質を劣化させ難くするこ
とができる。
〔実施例〕
以下、本発明を図面に基づいて説明する。
第１図〜第７図は本発明に係る半導体装置の製造方法の
一実施例を説明する図であり、第１図は一実施例の製造
方法を説明する図、第２図〜第７図は本発明の詳細な説
明する図である。これらの図において、１はＳｉ等から
なる基板、２はＰＳＧ等からなる絶縁膜、３はＡ２等か
らなる配線パターン、４はカバー膜として機能し得るＳ
ｉＯ□等からなる絶縁膜である。
次に、その製造方法について説明する。
まず、第１図（ａ）に示すように、ソースガスとして例
えばＳｉＨ，＋Ｎ、Ｏガスを用いてプラズマ連続発振に
よるＣＶＤ法により基板１上にＰＳＧを堆積して膜厚が
例えば０．６μｍの絶縁膜２を形成する。
次に、第１図（ｂ）に示すように、例えばスパッタ法に
より絶縁膜２上にＡ／２を膜厚が例えば０．７μｍで堆
積した後、例えばＲＩＥによりＡ！をパターニングして
配線パターン３を形成する。
そして、ソースガスとして例えばＳｉＨ，十Ｎ。
０ガスを用いてプラズマパルス発振によるＣＶＤ法によ
り配線パターン３を覆うようにＳｉｎｇを堆積して膜厚
が例えば０．５μｍのカバー膜としての絶縁膜４を形成
することにより、第１図（Ｃ）に示すような絶縁膜４で
カバーされた配線構造を得ることができる。ここでのプ
ラズマパルス発振はマイクロ波（ＲＦでもよい）パルス
発振であり、ビークパワー４００Ｗ、０８時間８ｍ秒、
ＯＦＦ時間２ｍ秒である。
次に、実験結果に基づいて本発明の効果についてを説明
する。第２図（ａ）〜（ｄ）はマイクロ波、ＲＦ連続発
振、及びマイクロ波、ＲＦパルス発振により制御された
各々の出力波形を示す図である。
第３図はこの第２図で示された条件下で成膜したＳｉＯ
□膜の赤外吸収スペクトルを示す図である。具体的には
第３図（ａ）は第２図（ａ）、（Ｃ）に示すマイクロ波
、ＲＦ連続発振によるＣＶＤ法により形成した５ｉｎ２
膜の赤外吸収スペクトルを示す図であり、第３図（ｂ）
は第２図（ｂ）、（ｄ）に示すマイクロ波、ＲＦパルス
発振によるＣＶＤ法により形成したＳｉＯ□膜の赤外吸
収スペクトルを示す図である。
この第３図から、プラズマ連続系で発振制御させた場合
のＳｉＯ□膜はプラズマパルス系で発振制御させた場合
のＳｉＯ□膜に比べ５ｉ−ＯＨの吸収ピークが大きいこ
とが判った。なお、第３図（ａ）、（ｂ）に示すＹはＳ
ｉ−ＯＨの吸収ピークがない場合を示しており、第３図
（ａ）に示すＸは５ｉ−ＯＨが存在するため、ない場合
の成分Ｙと本来あるべき成分Ｚとが合成されてフラット
の形になっている。
この第３図の結果は以下の表１に示す内部応力の変化に
大きく対応している。
（本頁、以下余白） 表１ ※　アニール条件：４５０°Ｃ，Ｎｔ　３０ｍ１ｎ。
表１は各々の系（プラズマ連続発振系とプラズマパルス
発振系）にて成膜を行ったＳｉｎ、膜の内部応力をアニ
ール処理前後で測定した結果であり、この表１から発振
形態の違いで太き（Ｓｉｎ。
膜の膜質が異なっており、プラズマ連続発振系による場
合のＳｉＯ□膜は熱処理による内部応力の大きな変化が
生じて膜質が劣化し易いのに対し、本発明のプラズマパ
ルス発振系による場合のＳｉＯ□膜は熱処理による内部
応力の変化はほとんどなく、膜質が劣化し難いことが判
る。
すなわち、このような従来のプラズマ連続発振系の場合
及び本発明のプラズマパルス発振系の場合において大き
な差異があることより、プロセス技術としてのブレーク
スルーは非常に大きな結果に結びつく事になる。その大
きな本発明の利点について下記に記す。
１）アニール処理等において従来のプラズマ連続発振系
の場合においては内部応力等が大きく圧縮応力から引っ
張り応力へ変化するのに対し、本発明のプラズマパルス
発振系の場合ではほとんど変化しない、このことから配
線材料に対するダメージ（クラック等の損傷）が非常に
低減され大きな優位性を確保することができる。
２）また、膜中にＯ−Ｈ等の水素濃度及び水分の低減を
図ることができ、デバイスダメージ、ホットエレクトロ
ン効果及び半導体界面単位の変動を抑制する効果が期待
できる界面近傍への水分等の浸透を防ぎ、２次的なスロ
ートラップの効果を抑制することができる。
また、第４図〜第７図に示すように配線材料のストレス
断線に対して非常に効果があり、半導体デバイスの配線
の信顧性を著しく向上させることができる。ここでの第
４図〜第７図は各放置温度（１００，１５０，２００，
２５０℃）でのストレスマイグレーションの特性結果を
示した図であり、各種プラズマ酸化膜をカバー膜に用い
た時の配線の断線不良の加速試験結果を示した図である
。ここでは第１図（ｃ）に示す構造と同様の試料を作製
し、カバー膜の成膜条件を各々変化させている。
即ち、第４図〜第７図に示す本発明１．２はプラズマパ
ルス発振を用いて０．５μｍ、２．０μｍの５ｉＯｚ膜
を形成した場合であり、比較例１．２はプラズマ連続発
振を用いて０．５μｍ、２．０μｍのＳｉＯ□膜を形成
した場合であり、比較例３は低圧熱ＣＶＤ法により２．
０μｍのＳ　ｉ　Ｏ，膜を形成した場合である。
【図面の簡単な説明】
第１図〜第７図は本発明に係る半導体装置の製造方法の
一実施例を説明する図であり、第１図は一実施例の製造
方法を説明する図、第２図〜第７図は本発明の詳細な説
明する図、第８図は従来例の製造方法を説明する図、第
９図は従来例のプラズマＣＶＤ装置の構成を示す概略図
である。 １・・・・・・基板、 ２・・・・・・絶縁膜、 ３・・・・・・配線パターン、 ４・・・・・・絶縁膜。 〔発明の効果〕 本発明によれば、低温プラズマＣＶＤ法によりカバレン
ジ良く、かつ膜質の良好な絶縁膜を形成することができ
るという効果がある。

Claims (1)

  1. 【特許請求の範囲】 　下地の膜（１）上に第１の絶縁膜（２）を形成し、該
    第１の絶縁膜（２）上に配線パターン（３）を形成し、
    該配線パターン（３）を覆うように第２の絶縁膜（４）
    を形成した後、熱処理する工程を含む半導体装置の製造
    方法であって、 該第１、第２の絶縁膜（２、４）の少なくともどちらか
    一方を、水素含有化合物をソースガスに用いてプラズマ
    パルス発振によるプラズマ化学気相成長法により形成す
    ることを特徴とする半導体装置の製造方法。
JP2218615A 1990-08-20 1990-08-20 半導体装置の製造方法 Expired - Fee Related JP2687966B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2218615A JP2687966B2 (ja) 1990-08-20 1990-08-20 半導体装置の製造方法
EP91402273A EP0472465B1 (en) 1990-08-20 1991-08-20 yethod of depositing insulating layer on underlying layer using plasma-assisted CVD process using pulse-modulated plasma
DE69120743T DE69120743T2 (de) 1990-08-20 1991-08-20 Verfahren zur Plasma-Dampfphasenabscheidung einer isolierenden Schicht auf einer Unterlage mit Puls-moduliertem Plasma
US07/748,955 US5231057A (en) 1990-08-20 1991-08-20 Method of depositing insulating layer on underlying layer using plasma-assisted cvd process using pulse-modulated plasma
KR91014331A KR960002076B1 (en) 1990-08-20 1991-08-20 Insulating film forming method using pulse modulated plasma

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2218615A JP2687966B2 (ja) 1990-08-20 1990-08-20 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH04100233A true JPH04100233A (ja) 1992-04-02
JP2687966B2 JP2687966B2 (ja) 1997-12-08

Family

ID=16722733

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2218615A Expired - Fee Related JP2687966B2 (ja) 1990-08-20 1990-08-20 半導体装置の製造方法

Country Status (5)

Country Link
US (1) US5231057A (ja)
EP (1) EP0472465B1 (ja)
JP (1) JP2687966B2 (ja)
KR (1) KR960002076B1 (ja)
DE (1) DE69120743T2 (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922940A (ja) * 1995-07-04 1997-01-21 Nec Corp 半導体装置の製造方法
US6037278A (en) * 1996-08-30 2000-03-14 Nec Corporation Method of manufacturing semiconductor devices having multi-level wiring structure
KR100559031B1 (ko) * 1998-12-31 2006-06-16 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법_

Families Citing this family (48)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR930011413B1 (ko) * 1990-09-25 1993-12-06 가부시키가이샤 한도오따이 에네루기 겐큐쇼 펄스형 전자파를 사용한 플라즈마 cvd 법
US5468341A (en) * 1993-12-28 1995-11-21 Nec Corporation Plasma-etching method and apparatus therefor
JP3282769B2 (ja) * 1994-07-12 2002-05-20 ソニー株式会社 半導体装置の製造方法
JP2845163B2 (ja) * 1994-10-27 1999-01-13 日本電気株式会社 プラズマ処理方法及びその装置
DE4445427C2 (de) * 1994-12-20 1997-04-30 Schott Glaswerke Plasma-CVD-Verfahren zur Herstellung einer Gradientenschicht
US5983828A (en) * 1995-10-13 1999-11-16 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
US6794301B2 (en) 1995-10-13 2004-09-21 Mattson Technology, Inc. Pulsed plasma processing of semiconductor substrates
US6253704B1 (en) 1995-10-13 2001-07-03 Mattson Technology, Inc. Apparatus and method for pulsed plasma processing of a semiconductor substrate
TW408192B (en) * 1996-10-02 2000-10-11 Winbond Electronics Corp Method for forming a film over a spin-on-glass layer by means of plasma-enhanced chemical-vapor deposition
US6566272B2 (en) 1999-07-23 2003-05-20 Applied Materials Inc. Method for providing pulsed plasma during a portion of a semiconductor wafer process
JP2001168086A (ja) 1999-12-09 2001-06-22 Kawasaki Steel Corp 半導体装置の製造方法および製造装置
DE10000663C2 (de) * 2000-01-11 2003-08-21 Schott Glas Verfahren zum Beschichten eines Substrats
DE10037053C2 (de) * 2000-07-29 2002-06-13 Mtu Aero Engines Gmbh Verfahren und Vorrichtung zum Plasmaimpulsverfestigen eines metallischen Bauteils
DE10051508C2 (de) * 2000-10-18 2003-08-07 Fraunhofer Ges Forschung Verfahren und Einrichtung zur Reduzierung der Zündspannung von Leistungspulsen gepulst betriebener Plasmen
JP4588329B2 (ja) * 2003-02-14 2010-12-01 東京エレクトロン株式会社 プラズマ発生装置およびリモートプラズマ処理装置
US20060137613A1 (en) * 2004-01-27 2006-06-29 Shigeru Kasai Plasma generating apparatus, plasma generating method and remote plasma processing apparatus
US20050224343A1 (en) * 2004-04-08 2005-10-13 Richard Newcomb Power coupling for high-power sputtering
US7223706B2 (en) * 2004-06-30 2007-05-29 Intersil Americas, Inc. Method for forming plasma enhanced deposited, fully oxidized PSG film
US20060065524A1 (en) * 2004-09-30 2006-03-30 Richard Newcomb Non-bonded rotatable targets for sputtering
US20060096855A1 (en) * 2004-11-05 2006-05-11 Richard Newcomb Cathode arrangement for atomizing a rotatable target pipe
JP2006323721A (ja) * 2005-05-20 2006-11-30 Fuji Xerox Co Ltd データ管理システム及びデータサーバ及びデータ管理方法
JP2008546191A (ja) 2005-06-03 2008-12-18 シーエスジー ソーラー アクチェンゲゼルシャフト 薄膜シリコン・オン・グラスの水素化装置およびその方法
US20060278524A1 (en) * 2005-06-14 2006-12-14 Stowell Michael W System and method for modulating power signals to control sputtering
US8664124B2 (en) 2005-10-31 2014-03-04 Novellus Systems, Inc. Method for etching organic hardmasks
US7842355B2 (en) * 2005-11-01 2010-11-30 Applied Materials, Inc. System and method for modulation of power and power related functions of PECVD discharge sources to achieve new film properties
US20070095281A1 (en) * 2005-11-01 2007-05-03 Stowell Michael W System and method for power function ramping of microwave liner discharge sources
US7381644B1 (en) * 2005-12-23 2008-06-03 Novellus Systems, Inc. Pulsed PECVD method for modulating hydrogen content in hard mask
US8110493B1 (en) * 2005-12-23 2012-02-07 Novellus Systems, Inc. Pulsed PECVD method for modulating hydrogen content in hard mask
US7981810B1 (en) 2006-06-08 2011-07-19 Novellus Systems, Inc. Methods of depositing highly selective transparent ashable hardmask films
US7915166B1 (en) 2007-02-22 2011-03-29 Novellus Systems, Inc. Diffusion barrier and etch stop films
US7981777B1 (en) 2007-02-22 2011-07-19 Novellus Systems, Inc. Methods of depositing stable and hermetic ashable hardmask films
US8962101B2 (en) 2007-08-31 2015-02-24 Novellus Systems, Inc. Methods and apparatus for plasma-based deposition
CN101945689B (zh) * 2008-01-30 2012-07-18 应用材料公司 用于预离子化表面波发射的等离子体放电源的系统和方法
US7820556B2 (en) * 2008-06-04 2010-10-26 Novellus Systems, Inc. Method for purifying acetylene gas for use in semiconductor processes
US8435608B1 (en) 2008-06-27 2013-05-07 Novellus Systems, Inc. Methods of depositing smooth and conformal ashable hard mask films
US7745346B2 (en) * 2008-10-17 2010-06-29 Novellus Systems, Inc. Method for improving process control and film conformality of PECVD film
US7955990B2 (en) * 2008-12-12 2011-06-07 Novellus Systems, Inc. Method for improved thickness repeatability of PECVD deposited carbon films
US8563414B1 (en) 2010-04-23 2013-10-22 Novellus Systems, Inc. Methods for forming conductive carbon films by PECVD
DE102010048960A1 (de) * 2010-10-18 2012-04-19 Khs Corpoplast Gmbh Verfahren und Vorrichtung zur Plasmabehandlung von Werkstücken
US8692467B2 (en) 2011-07-06 2014-04-08 Lam Research Corporation Synchronized and shortened master-slave RF pulsing in a plasma processing chamber
SG195494A1 (en) 2012-05-18 2013-12-30 Novellus Systems Inc Carbon deposition-etch-ash gap fill process
US9362133B2 (en) 2012-12-14 2016-06-07 Lam Research Corporation Method for forming a mask by etching conformal film on patterned ashable hardmask
US9304396B2 (en) 2013-02-25 2016-04-05 Lam Research Corporation PECVD films for EUV lithography
US9589799B2 (en) 2013-09-30 2017-03-07 Lam Research Corporation High selectivity and low stress carbon hardmask by pulsed low frequency RF power
US9320387B2 (en) 2013-09-30 2016-04-26 Lam Research Corporation Sulfur doped carbon hard masks
US10388513B1 (en) * 2018-07-03 2019-08-20 Asm Ip Holding B.V. Method for depositing silicon-free carbon-containing film as gap-fill layer by pulse plasma-assisted deposition
CN113891954B (zh) 2019-05-29 2025-09-19 朗姆研究公司 通过高功率脉冲低频率rf产生的高选择性、低应力、且低氢的类金刚石碳硬掩模
CN114342043A (zh) 2019-08-30 2022-04-12 朗姆研究公司 低压下的高密度、模量和硬度的非晶碳膜

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5996736A (ja) * 1982-11-26 1984-06-04 Hitachi Ltd 半導体装置
JPS59171491A (ja) * 1983-03-18 1984-09-27 富士通株式会社 マイクロ波処理方法及び処理装置
JPS63184299A (ja) * 1987-01-26 1988-07-29 三菱電機株式会社 プラズマ装置
JPS648633A (en) * 1987-07-01 1989-01-12 Hitachi Ltd Semiconductor device
JPH01149965A (ja) * 1987-12-07 1989-06-13 Hitachi Ltd プラズマ反応装置
JPH01236629A (ja) * 1987-11-25 1989-09-21 Fuji Electric Co Ltd プラズマ処理装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4500563A (en) * 1982-12-15 1985-02-19 Pacific Western Systems, Inc. Independently variably controlled pulsed R.F. plasma chemical vapor processing
GB8516537D0 (en) * 1985-06-29 1985-07-31 Standard Telephones Cables Ltd Pulsed plasma apparatus
US4857471A (en) * 1987-07-20 1989-08-15 Eastman Kodak Company Analyzer with wash station separate from incubator
GB2212974B (en) * 1987-11-25 1992-02-12 Fuji Electric Co Ltd Plasma processing apparatus
US4837185A (en) * 1988-10-26 1989-06-06 Intel Corporation Pulsed dual radio frequency CVD process

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5996736A (ja) * 1982-11-26 1984-06-04 Hitachi Ltd 半導体装置
JPS59171491A (ja) * 1983-03-18 1984-09-27 富士通株式会社 マイクロ波処理方法及び処理装置
JPS63184299A (ja) * 1987-01-26 1988-07-29 三菱電機株式会社 プラズマ装置
JPS648633A (en) * 1987-07-01 1989-01-12 Hitachi Ltd Semiconductor device
JPH01236629A (ja) * 1987-11-25 1989-09-21 Fuji Electric Co Ltd プラズマ処理装置
JPH01149965A (ja) * 1987-12-07 1989-06-13 Hitachi Ltd プラズマ反応装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0922940A (ja) * 1995-07-04 1997-01-21 Nec Corp 半導体装置の製造方法
US6037278A (en) * 1996-08-30 2000-03-14 Nec Corporation Method of manufacturing semiconductor devices having multi-level wiring structure
KR100559031B1 (ko) * 1998-12-31 2006-06-16 주식회사 하이닉스반도체 반도체 소자의 콘택홀 형성 방법_

Also Published As

Publication number Publication date
KR920005259A (ko) 1992-03-28
DE69120743T2 (de) 1996-11-07
EP0472465A2 (en) 1992-02-26
JP2687966B2 (ja) 1997-12-08
DE69120743D1 (de) 1996-08-14
EP0472465A3 (en) 1992-03-25
KR960002076B1 (en) 1996-02-10
US5231057A (en) 1993-07-27
EP0472465B1 (en) 1996-07-10

Similar Documents

Publication Publication Date Title
JPH04100233A (ja) 半導体装置の製造方法
US5132754A (en) Thin film silicon semiconductor device and process for producing thereof
US5248630A (en) Thin film silicon semiconductor device and process for producing thereof
US5376591A (en) Method for manufacturing semiconductor device
US8021987B2 (en) Method of modifying insulating film
JPH06505362A (ja) ポリシリコン薄膜トランジスター
KR920007106A (ko) 고체전자소자 및 그의 제조방법
Chen et al. Record low SiO2/Si interface state density for low temperature oxides prepared by direct plasma‐enhanced chemical vapor deposition
US20050136576A1 (en) Plasma treatment method and plasma treatment apparatus
JPH0964307A (ja) 酸化物薄膜の熱処理方法
JP2001506809A (ja) 半導体装置及びその製造方法
JPS6147645A (ja) 薄膜形成方法
US4742384A (en) Structure for passivating a PN junction
JP3119988B2 (ja) 半導体装置の作製方法
JPH05213695A (ja) ダイヤモンド薄膜の堆積方法
JPH0778759A (ja) 半導体材料の製造方法および製造装置
JPS6234139B2 (ja)
JP3564505B2 (ja) 半導体装置の作製方法
JPS63219123A (ja) 薄膜トランジスタの製造方法
JP3088447B2 (ja) プラズマ処理装置およびプラズマ処理方法
JPH10116795A (ja) 半導体材料の作製装置
JPH04174520A (ja) Ｓｏｇ膜の安定化方法
JPS58106837A (ja) 半導体装置の製造方法
JPS5893242A (ja) 窒化膜形成方法
JPS5821423B2 (ja) 半導体装置の処理方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees