JPH0922940A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0922940A
JPH0922940A JP7169097A JP16909795A JPH0922940A JP H0922940 A JPH0922940 A JP H0922940A JP 7169097 A JP7169097 A JP 7169097A JP 16909795 A JP16909795 A JP 16909795A JP H0922940 A JPH0922940 A JP H0922940A
Authority
JP
Japan
Prior art keywords
substrate
wiring
semiconductor device
plasma
pulse
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP7169097A
Other languages
English (en)
Other versions
JP2783276B2 (ja
Inventor
Hiroshi Ishikawa
拓 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp filed Critical NEC Corp
Priority to JP7169097A priority Critical patent/JP2783276B2/ja
Priority to US08/674,907 priority patent/US5723386A/en
Priority to KR1019960027075A priority patent/KR100228632B1/ko
Publication of JPH0922940A publication Critical patent/JPH0922940A/ja
Application granted granted Critical
Publication of JP2783276B2 publication Critical patent/JP2783276B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/455—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating characterised by the method used for introducing gases into reaction chamber or for modifying gas flows in reaction chamber
    • C23C16/45523—Pulsed gas flow or change of composition over time
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • C23C16/402—Silicon dioxide
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/44—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating
    • C23C16/50—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges
    • C23C16/517—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the method of coating using electric discharges using a combination of discharges covered by two or more of groups C23C16/503 - C23C16/515
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32082—Radio frequency generated discharge
    • H01J37/32137—Radio frequency generated discharge controlling of the discharge by modulation of energy
    • H01J37/32146—Amplitude modulation, includes pulsing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32009—Arrangements for generation of plasma specially adapted for examination or treatment of objects, e.g. plasma sources
    • H01J37/32192—Microwave generated discharge
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6339—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition deposition by cyclic CVD, e.g. ALD, ALE or pulsed CVD
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/66—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials
    • H10P14/668—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials
    • H10P14/6681—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si
    • H10P14/6682—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the type of materials the materials being characterised by the deposition precursor materials the precursor containing a compound comprising Si the compound being a silane, e.g. disilane, methylsilane or chlorosilane
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W20/00—Interconnections in chips, wafers or substrates
    • H10W20/01—Manufacture or treatment
    • H10W20/071—Manufacture or treatment of dielectric parts thereof
    • H10W20/098—Manufacture or treatment of dielectric parts thereof by filling between adjacent conductive parts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/63—Formation of materials, e.g. in the shape of layers or pillars of insulating materials characterised by the formation processes
    • H10P14/6326—Deposition processes
    • H10P14/6328—Deposition from the gas or vapour phase
    • H10P14/6334—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H10P14/6336—Deposition from the gas or vapour phase using decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10P—GENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P14/00—Formation of materials, e.g. in the shape of layers or pillars
    • H10P14/60—Formation of materials, e.g. in the shape of layers or pillars of insulating materials
    • H10P14/69—Inorganic materials
    • H10P14/692—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses
    • H10P14/6921—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon
    • H10P14/69215—Inorganic materials composed of oxides, glassy oxides or oxide-based glasses containing silicon the material being a silicon oxide, e.g. SiO2

Landscapes

  • Chemical & Material Sciences (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • General Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Materials Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Metallurgy (AREA)
  • Organic Chemistry (AREA)
  • Inorganic Chemistry (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 より微細な配線を高速で、配線自体をエッチ
ングすることなく埋設することができる半導体装置の製
造方法を提供することである。 【解決手段】 基板上に配線を形成し、この配線上に、
基板に高周波電界を印加するプラズマＣＶＤの一方法と
してのバイアスＥＣＲ−ＣＶＤ法により、絶縁膜を形成
する。基板上の配線上にプラズマを用いる化学気層成長
によりシリコン酸化膜を形成する際、プラズマを生成す
る第１の高周波の出力を一定の値とし、基板に印加され
る第２の高周波の出力をパルス状にする。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は半導体装置の製造方
法に関し、特に多層配線構造を有する半導体装置の製造
技術に関する。
【０００２】
【従来の技術】半導体装置の高集積化、高速化に伴い半
導体装置を構成するトランジスターの微細化及び高速化
が要求されている。これと同時に、トランジスターを結
ぶ金属配線も微細化し、かつ多層にわたる配線構造を余
儀なくされている。この解決策として、基板に高周波電
界（以下、ＲＦバイアスと呼ぶ。）を印加するプラズマ
を用いた化学気層成長法、特にプラズマ源としてＥＣＲ
を用いるバイアスＥＣＲ−ＣＶＤ法により、微細配線間
の埋設する方法が、Ｊｏｕｎａｌ ｏｆ Ｖａｃｃｕｍ
Ｓｏｃｉｅｔｙ Ｔｅｃｈｎｏｌｏｇｙ Ｂ４
（４），１９８６の第８１８頁に提案されている。
【０００３】図６は、この方法に用いられるバイアスＥ
ＣＲ−ＣＶＤ成膜装置の概略図を示す。バイアスＥＣＲ
−ＣＶＤ成膜装置は、基板１と、サセプター１０、サセ
プター１０の周囲に配置された補助コイル１３と、プラ
ズマ室１１の周囲に配置されたメインコイル１２と、高
周波電源１４で構成されている。
【０００４】ここで、基板１はサセプター１０上に配置
され、処理を行なう際、基板１の上部のプラズマ室１１
に酸素ガスを供給しながらマイクロ波を加えることによ
り、プラズマを発生させる。このプラズマと基板１近傍
から供給されるシランガスにより成膜を行い、同時にサ
セプター１０に高周波電界を印加することにより、アル
ゴンガスのプラズマでのエッチングを基板１上で行なう
ものである。図７は、基板上での入射角度に対する成膜
速度とエッチング速度を示したグラフであり、バイアス
ＥＣＲ−ＣＶＤ法の特に微細な配線を埋設する場合の特
徴を示したものであり、バイアスＥＣＲ−ＣＶＤ法での
成膜速度とエッチング速度を独立して示している。実際
には、この成膜速度からエッチング速度を引いたものが
正味の成長速度となる。図７において、角度０度は配線
の平坦部及び配線のない部分に相当する。又、角度が４
５度付近は、配線の角の部分に相当し、微細配線を埋設
する条件では、この部分でのエッチング速度が成膜速度
よりも大きくなる。
【０００５】このような条件で成膜を行なった場合の例
を図８に示す。図８（ｂ）のシリコン酸化膜７は、バイ
アスＥＣＲ−ＣＶＤ法で成膜されたものである。配線の
角の部分は、図８から明らかなように、エッチングされ
てしまう。ここで、配線がエッチングされないように高
周波電界を低下させると配線間に空洞ができてしまうと
いう問題が生ずる。
【０００６】又、特開平２−１２９３７５号公報には、
マイクロ波を用いる化学気層成長法で、マイクロ波をパ
ルス幅５ｍ秒以下のパルスにする方法、さらにこのパル
スに同期させて高周波をパルス状に印加する方法が提案
されている。図９に、この時のマイクロ波及び高周波の
時間と出力の関係を示す。図９に示すように、マイクロ
波と高周波とを同期させてパルス状に印加することによ
り、イオンシースが基板表面の凹凸に沿った形状とな
り、基板表面の凹凸に沿った均一な成膜が可能となると
提案している。
【０００７】さらに、特開平４−３５９５１５号公報で
は、有機シランと酸素を用い、基板表面へのプラズマ照
射強度を周期的に変化させる方法が提案されている。基
板表面へのプラズマ照射強度を周期的に変化させること
により、有機シランとプラズマによって生成されたオゾ
ンによる優れたステップカバレッジを持つ熱ＣＶＤ膜の
形成とこの膜のプラズマ照射による膜質改善が行われ、
ステップカバレッジの優れた良好な膜質を持つ膜を形成
することを提案している。
【０００８】
【発明が解決しようとする課題】従来の半導体装置の製
造方法では、微細な配線を埋設する際、配線自体が高周
波電界によるスパッタ効果によりエッチングされてしま
い、成膜速度が低下し、基板温度の以上な上昇が起こる
という問題が生ずる。
【０００９】対照的に、配線がエッチングされないよう
に高周波電界を低下させると配線間に空洞ができてしま
うという問題が生ずる。
【００１０】又、マイクロ波と高周波を同期させて、パ
ルス状に印加する従来の半導体装置の製造方法では、パ
ルス状でない時間、すなわち、マイクロ波の出力が低い
時の成膜速度が低下してしまう。さらに、高周波の印加
時間が短いため十分なスパッタ効果が得られず、微細な
配線の場合、配線間に空洞ができてしまう。有機シラン
と酸素を用い、基板表面へのプラズマ照射強度を周期的
に変化させる従来の半導体装置の製造方法では、基板表
面へのプラズマ照射がない時間に成膜された膜の特性が
あまり良くなく、プラズマ照射による膜質改善が配線側
壁部であまり効果がない。
【００１１】本発明の課題は、より微細な配線を高速
で、配線自体をエッチングすることなく埋設できる半導
体装置の製造方法を提供することである。
【００１２】
【課題を解決するための手段】本発明によれば、多層配
線構造を有する半導体装置において、基板上の配線上に
プラズマを用いる化学気層成長によりシリコン酸化膜を
形成する際、プラズマを生成する第１の高周波の出力を
一定の値とし、基板に印加される第２の高周波の出力を
パルス状にすることを特徴とする半導体装置の製造方法
が得られる。
【００１３】さらに、本発明によれば、前記第２の高周
波出力がパルス状に印加される際、該パルスが印加され
ている時間が該パルスが印加されていない時間の０．３
から０．６７倍であることを特徴とする半導体装置の製
造方法が得られる。
【００１４】又、本発明によれば、多層配線構造を有す
る半導体装置において、基板上の配線上に基板に高周波
電界を印加するプラズマを用いる化学気層成長によりシ
リコン酸化膜を形成する際、成膜ガスとしてシラン、酸
素、及びアルゴンを用い、前記ガス中のアルゴンをパル
ス状に供給することを特徴とする半導体装置の製造方法
が得られる。
【００１５】
【発明の実施の形態】本発明の第一の一実施例について
図１及び図２を参照して詳細に説明する。まず、図１
（ａ）に示すように、基板１上に配線２を形成する。基
板１に高周波電界（以下、ＲＦバイアスと呼ぶ。）を印
加するプラズマＣＶＤ法の一方法として、バイアスＥＣ
Ｒ−ＣＶＤ法により、配線２上に絶縁膜を形成する。バ
イアスＥＣＲ−ＣＶＤ法の成膜装置は上記した従来技術
（図６参照）で示したものと同じである。すなわち、基
板１はサセプター１０上に置かれ、処理を行なう際、基
板１上部のプラズマ室１１に酸素ガスを供給しながらマ
イクロ波を加えることにより、プラズマを発生させる。
このプラズマと基板１近傍から供給されるシランガスに
より成膜を行い、同時にサセプター１０に高周波電界を
印加することにより、アルゴンガスのプラズマでのエッ
チングを基板１上で行なうものである。
【００１６】本発明におけるマイクロ波出力とＲＦバイ
アス出力の基板１への印加時間との関係を図２に示す。
ここでマイクロ波は、成膜開始から終了まで一定の出力
が加えられる。これに対してＲＦバイアス出力はパルス
状に印加される。具体的なパルスの時間は、パルスが印
加されていない時間の０．３から０．６７倍に設定す
る。このパルスの時間が、パルスが印加されていない時
間の０．６７倍に比べ長すぎると配線の角部分がエッチ
ングされ、逆にこのパルスの時間が、パルスが印加され
ていない時間の０．３倍に比べ短いと配線間に空洞がで
きてしまう。又、この時の具体的な成膜条件は、シラン
流量は１５〜３０ｓｃｃｍ、酸素流量は２３〜４５ｓｃ
ｃｍ、アルゴン流量は７０〜１５０ｓｃｃｍ、マイクロ
波出力は２０００Ｗ、ＲＦバイアス出力は１４００〜３
０００Ｗ、成長温度は３００〜３５０℃である。
【００１７】図１（ｂ）において、シリコン酸化膜３
は、パルスの有無それぞれ１回ずつを１周期として、図
２の第１周期目のパルスがない間に成膜されたものであ
る。パルスがない間は、ＲＦバイアスによるエッチング
効果がなく、成膜速度は毎分約４０００〜３０００オン
グストロームである。次に図１（ｃ）において、シリコ
ン酸化膜４は、図２の第１周期目のパルス印加により、
成膜されたものである。ここで、上記従来例でも示した
ように、バイアスＥＣＲ−ＣＶＤ法の特徴は配線の角部
分が大きくエッチングされることである。このため、図
１（ｂ）で、配線の角部のオーバーハング形状が、順テ
イパー形状になる。図１（ｄ）は３周期成膜を行なった
ものであり、シリコン酸化膜５は図２の第２周期のパル
ス印加により成膜したもので、シリコン酸化膜６は図２
の第３周期のパルス印加により成膜したものである。図
１（ｄ）から明らかなように、空洞を生じさせることな
く配線間を埋設することができる。
【００１８】１周期での平均の成膜速度は、ＲＦバイア
ス出力が印加されていないことによりエッチング効果が
ないので、成長速度が大きくなり、１上記した従来例に
比較して１．４〜１．８倍になる。又、連続でＲＦバイ
アスを加えないため、プラズマによる基板の異常な加熱
を防止することができる。さらに膜の比誘電率は、ＲＦ
バイアスを印加した膜では約４．３、ＲＦバイアスを印
加しない膜では約３．８であり、１周期で成膜される膜
の平均比誘電率は、連続で成膜した時に比べ、１０％程
度低下させることができる。
【００１９】本発明の第二の実施例について図３〜図５
を参照して詳細に説明する。上記第一の実施例と同様
に、図３（ａ）に示すように、基板１上に配線２を形成
する。基板１にＲＦバイアスを印加するプラズマＣＶＤ
法の一方法としてのバイアスＥＣＲ−ＣＶＤ法により配
線２上に絶縁膜を形成する。バイアスＥＣＲ−ＣＶＤ法
の装置は上記した従来の技術で示したものと同じであ
る。この時の具体的な成膜条件は、シラン流量は１５〜
３０ｓｃｃｍ、酸素流量は２３〜４５ｓｃｃｍ、アルゴ
ン流量は７０〜１５０ｓｃｃｍ、マイクロ波出力は２０
００Ｗ、ＲＦバイアス出力は１４００〜３０００Ｗ、成
長温度は３００〜３５０℃である。
【００２０】本発明における成膜ガスの基板へのガス流
量と供給時間との関係を図４に示す。シラン及び酸素ガ
スは、成膜開始から終了まで一定の流量で供給される。
これに対してアルゴンガスはパルス状に供給される。こ
こで、図５は、アルゴンガスの流量に対するシリコン酸
化膜及び配線に用いられているアルミ金属のエッチング
速度を示したグラフである。図５から明らかなように、
アルゴンガスがなければエッチング速度は遅く、アルミ
配線がエッチングされないことがわかる。
【００２１】図３（ｂ）は、アルゴンガスのパルスの有
無それぞれ１回ずつを１周期として、図４での第１周期
目のアルゴンガスがない時間に成膜されたものを示す。
上記したように、アルゴンガスがない場合、エッチング
速度が遅い状態で成膜が進む。これに対して、図３
（ｃ）は、図４の第１周期目のアルゴンガスが在る時間
に成膜されたものを示す。この場合、エッチング速度が
多くなり、上記第一の実施例でも述べたようにエッチン
グが配線の角部で大きくなるので、図３（ｃ）に示した
ような形状となる。ここで、アルゴンガスのパルスの時
間はパルスがない時間の０．３から０．６７倍に設定す
る。このパルスの時間が、パルスが印加されていない時
間の０．６７倍に比べ長すぎると、配線の角部分がエッ
チングされてしまい、逆にこのパルスの時間が、パルス
が印加されていない時間の０．３倍に比べ短いと配線間
に空洞ができてしまう。
【００２２】図３（ｄ）は上記第一の実施例と同様に３
周期成膜を行なったものである。図から明らかなよう
に、空洞を生じさせることなく配線間を埋設することが
できる。又、１周期での平均の成長速度は、アルゴンガ
スのない場合、エッチング効果が小さいため成長速度が
大きくなり、連続でアルゴンガスを供給した場合の１．
２から１．６倍になる。又、連続でアルゴンガスを供給
した場合に比べ、アルゴンガスのプラズマによる基板の
異常加熱を防ぐことができる。
【００２３】
【発明の効果】以上述べたように、本発明により、より
微細な配線を高速で、配線自体をエッチングすること無
く埋設することができる。又、パルス状にＲＦバイアス
及びアルゴンガスを加えることにより、異常な基板加熱
を防ぐことができる。
【図面の簡単な説明】
【図１】本発明に係る半導体装置の製造方法の第１の実
施例を示した工程図である。
【図２】本発明の第１の実施例によるマイクロ波出力と
ＲＦバイアス出力の基板への印加時間との関係を示した
グラフである。
【図３】本発明に係る半導体装置の製造方法の第２の実
施例を示した工程図である。
【図４】本発明の第２の実施例によるシラン、酸素、及
びアルゴンガスの基板へのガス流量と供給時間との関係
を示したグラフである。
【図５】アルゴンガスの流量に対するシリコン酸化膜及
び配線に用いられているアルミ金属のエッチング速度を
示したグラフである。
【図６】バイアスＥＣＲ−ＣＶＤ装置の構成を示した概
略図である。
【図７】バイアスＥＣＲ−ＣＶＤ法の基板上での入射角
度に対する成膜速度とエッチング速度を示したグラフで
ある。
【図８】従来法による層間膜形成法を示した図である。
【図９】従来法におけるマイクロ波及び高周波の時間と
出力の関係を示したグラフである。
【符号の説明】
１ 基板 ２ 配線 ３，４，５，６ シリコン酸化膜 １０ サセプター １１ プラズマ室 １２ メインコイル １３ 補助コイル １４ 高周波電源

Claims (3)

    【特許請求の範囲】
  1. 【請求項１】 多層配線構造を有する半導体装置におい
    て、基板上の配線上にプラズマを用いる化学気層成長に
    よりシリコン酸化膜を形成する際、プラズマを生成する
    第１の高周波の出力を一定の値とし、基板に印加される
    第２の高周波の出力をパルス状にすることを特徴とする
    半導体装置の製造方法。
  2. 【請求項２】 前記第２の高周波出力がパルス状に印加
    される際、該パルスが印加されている時間が該パルスが
    印加されていない時間の０．３から０．６７倍であるこ
    とを特徴とする請求項１記載の半導体装置の製造方法。
  3. 【請求項３】 多層配線構造を有する半導体装置におい
    て、基板上の配線上に基板に高周波電界を印加するプラ
    ズマを用いる化学気層成長によりシリコン酸化膜を形成
    する際、成膜ガスとしてシラン、酸素、及びアルゴンを
    用い、前記ガス中のアルゴンをパルス状に供給すること
    を特徴とする半導体装置の製造方法。
JP7169097A 1995-07-04 1995-07-04 半導体装置の製造方法 Expired - Fee Related JP2783276B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP7169097A JP2783276B2 (ja) 1995-07-04 1995-07-04 半導体装置の製造方法
US08/674,907 US5723386A (en) 1995-07-04 1996-07-03 Method of manufacturing a semiconductor device capable of rapidly forming minute wirings without etching of the minute wirings
KR1019960027075A KR100228632B1 (ko) 1995-07-04 1996-07-04 미세 배선을 에칭하지 않고 고속으로 미세 배선을 형성할 수 있는 반도체 장치 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7169097A JP2783276B2 (ja) 1995-07-04 1995-07-04 半導体装置の製造方法

Publications (2)

Publication Number Publication Date
JPH0922940A true JPH0922940A (ja) 1997-01-21
JP2783276B2 JP2783276B2 (ja) 1998-08-06

Family

ID=15880266

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7169097A Expired - Fee Related JP2783276B2 (ja) 1995-07-04 1995-07-04 半導体装置の製造方法

Country Status (3)

Country Link
US (1) US5723386A (ja)
JP (1) JP2783276B2 (ja)
KR (1) KR100228632B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005101597A (ja) * 2003-09-04 2005-04-14 Seiko Epson Corp 半導体装置およびその製造方法
US7314525B2 (en) 2002-02-01 2008-01-01 Mitsubishi Heavy Industries, Ltd. Plasma CVD apparatus

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5913140A (en) * 1996-12-23 1999-06-15 Lam Research Corporation Method for reduction of plasma charging damage during chemical vapor deposition
US6184158B1 (en) * 1996-12-23 2001-02-06 Lam Research Corporation Inductively coupled plasma CVD
US6200651B1 (en) * 1997-06-30 2001-03-13 Lam Research Corporation Method of chemical vapor deposition in a vacuum plasma processor responsive to a pulsed microwave source
US6365060B1 (en) * 1997-08-22 2002-04-02 Tokyo Electron Limited Method for controlling plasma processor
US20030035798A1 (en) * 2000-08-16 2003-02-20 Fang Fang Humanized antibodies
JP4351755B2 (ja) * 1999-03-12 2009-10-28 キヤノンアネルバ株式会社 薄膜作成方法および薄膜作成装置
JP3184177B2 (ja) * 1999-03-26 2001-07-09 キヤノン販売株式会社 層間絶縁膜の形成方法、半導体製造装置、及び半導体装置
US6255210B1 (en) 1999-06-25 2001-07-03 Philips Electronics North America Corp. Semiconductor dielectric structure and method for making the same
US6566272B2 (en) 1999-07-23 2003-05-20 Applied Materials Inc. Method for providing pulsed plasma during a portion of a semiconductor wafer process
US6376391B1 (en) * 1999-12-30 2002-04-23 Novellus Systems Inc Pulsed or tailored bias for filling gaps with low dielectric constant material
US7514375B1 (en) 2006-08-08 2009-04-07 Novellus Systems, Inc. Pulsed bias having high pulse frequency for filling gaps with dielectric material
JP6315809B2 (ja) * 2014-08-28 2018-04-25 東京エレクトロン株式会社 エッチング方法
US11972943B2 (en) * 2019-09-20 2024-04-30 Applied Materials, Inc. Methods and apparatus for depositing dielectric material

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02129375A (ja) * 1988-11-07 1990-05-17 Fujitsu Ltd プラズマ化学気相成長法
JPH04100233A (ja) * 1990-08-20 1992-04-02 Fujitsu Ltd 半導体装置の製造方法
JPH04359515A (ja) * 1991-06-06 1992-12-11 Nec Corp プラズマ化学気相成長法
JPH06216047A (ja) * 1993-01-12 1994-08-05 Anelva Corp マイクロ波プラズマｃｖｄ膜形成方法および装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0697660B2 (ja) * 1985-03-23 1994-11-30 日本電信電話株式会社 薄膜形成方法
GB2212974B (en) * 1987-11-25 1992-02-12 Fuji Electric Co Ltd Plasma processing apparatus
JPH02138750A (ja) * 1988-08-24 1990-05-28 Mitsubishi Electric Corp 半導体装置の製造方法
JP2941572B2 (ja) * 1992-08-11 1999-08-25 三菱電機株式会社 プラズマエッチング装置及び半導体装置の製造方法
JPH07142473A (ja) * 1993-11-17 1995-06-02 Hitachi Ltd 半導体装置及びその製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02129375A (ja) * 1988-11-07 1990-05-17 Fujitsu Ltd プラズマ化学気相成長法
JPH04100233A (ja) * 1990-08-20 1992-04-02 Fujitsu Ltd 半導体装置の製造方法
JPH04359515A (ja) * 1991-06-06 1992-12-11 Nec Corp プラズマ化学気相成長法
JPH06216047A (ja) * 1993-01-12 1994-08-05 Anelva Corp マイクロ波プラズマｃｖｄ膜形成方法および装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7314525B2 (en) 2002-02-01 2008-01-01 Mitsubishi Heavy Industries, Ltd. Plasma CVD apparatus
JP2005101597A (ja) * 2003-09-04 2005-04-14 Seiko Epson Corp 半導体装置およびその製造方法

Also Published As

Publication number Publication date
US5723386A (en) 1998-03-03
JP2783276B2 (ja) 1998-08-06
KR100228632B1 (ko) 1999-11-01
KR970008359A (ko) 1997-02-24

Similar Documents

Publication Publication Date Title
JP2783276B2 (ja) 半導体装置の製造方法
JP3221025B2 (ja) プラズマプロセス装置
US5679606A (en) method of forming inter-metal-dielectric structure
JPH07161703A (ja) 半導体装置の製造方法
EP1100119A1 (en) Plasma processing method
KR100354797B1 (ko) 피처리체의표면에티탄막및배리어금속막을적층하여형성하는방법
JP3174438B2 (ja) プラズマｃｖｄ方法
US6878585B2 (en) Methods of forming capacitors
CN121511688A (zh) 氧化硅材料的定向选择性填充
KR20010080750A (ko) 반도체 장치 및 그 제조 방법
JP3003608B2 (ja) 半導体装置の製造方法
US6787477B2 (en) Methods of forming dielectric layers and methods of forming capacitors
JPH11330047A (ja) エッチング装置及びエッチング方法
JPH04132220A (ja) プラズマテーパエッチング方法
JPH06349774A (ja) 埋込みプラグの形成方法
JP4141021B2 (ja) プラズマ成膜方法
JPH11340217A (ja) プラズマ成膜方法
JP2819774B2 (ja) 絶縁膜の形成方法
JP4616492B2 (ja) 半導体素子の絶縁膜形成方法
JP3883247B2 (ja) 半導体装置の製造方法
KR100780686B1 (ko) 반도체소자의 제조방법
JPH05291415A (ja) 半導体装置の製造方法
KR100713896B1 (ko) 절연막 형성방법
JPH1187272A (ja) 半導体装置の製造方法
KR100448718B1 (ko) 플라즈마를 이용한 화학기상증착장치

Legal Events

Date Code Title Description
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 19980422

LAPS Cancellation because of no payment of annual fees