JPS63219123A - 薄膜トランジスタの製造方法 - Google Patents
薄膜トランジスタの製造方法Info
- Publication number
- JPS63219123A JPS63219123A JP5208187A JP5208187A JPS63219123A JP S63219123 A JPS63219123 A JP S63219123A JP 5208187 A JP5208187 A JP 5208187A JP 5208187 A JP5208187 A JP 5208187A JP S63219123 A JPS63219123 A JP S63219123A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- thin film
- plasma
- polycrystalline silicon
- film transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体薄膜に多結晶シリコン膜を用いた薄膜
トランジスタ、いわゆる多結晶シリコン薄膜トランジス
タの製造方法に関するものである。
トランジスタ、いわゆる多結晶シリコン薄膜トランジス
タの製造方法に関するものである。
近年、アクティブマトリックス型平面ディスプレイパネ
ルの実現を目的として、半導体薄膜に多結晶シリコン膜
を用いた薄膜トランジスタの開発 ゛が進められ
ている。この平面ディスプレイパネルを安価に実現する
ためには、低価格なガラス基板上に、高速なスイッチン
グ特性をもつ薄膜トランジスタを形成する必要がある。
ルの実現を目的として、半導体薄膜に多結晶シリコン膜
を用いた薄膜トランジスタの開発 ゛が進められ
ている。この平面ディスプレイパネルを安価に実現する
ためには、低価格なガラス基板上に、高速なスイッチン
グ特性をもつ薄膜トランジスタを形成する必要がある。
したがって、このような薄膜トランジスタは、標準的な
ガラス基板が変形しない６００℃以下の温度で形成され
、かつ高い電界効果移動度をもたなければならない。
ガラス基板が変形しない６００℃以下の温度で形成され
、かつ高い電界効果移動度をもたなければならない。
従来の多結晶シリコン膜を用いた薄膜トランジスタの製
造方法を第４図に示す薄膜トランジスタの断面図を用い
て説明する。まず、多結晶シリコン膜４２を減圧ＣＶＤ
法によって基板４１上に形成する。次に、ゲート絶縁膜
４３をプラズマＣＶＤ法。
造方法を第４図に示す薄膜トランジスタの断面図を用い
て説明する。まず、多結晶シリコン膜４２を減圧ＣＶＤ
法によって基板４１上に形成する。次に、ゲート絶縁膜
４３をプラズマＣＶＤ法。
減圧ＣＶＤ法等の方法で形成した後、アルミニウム。
モリブデン等の金属膜あるいは、多結晶シリコン膜より
なるゲート電極４４を形成する。次いで、前記ゲート電
極４４をマスクとしてイオン注入法によりリン、ボロン
、ヒ素等の不純物を打ち込んだ後、熱処理を施して不純
物の活性化を行ない、多結晶シリコン膜４２の表面にソ
ース領域４５゜ドレイン領域４６を形成する。次に、層
間絶縁膜４７を堆積した後、ソース領域４５．ドレイン
領域４６上の層間絶縁膜４７にそれぞれコンタクトホー
ルを開口し、これら開口を通じてソース領域。
なるゲート電極４４を形成する。次いで、前記ゲート電
極４４をマスクとしてイオン注入法によりリン、ボロン
、ヒ素等の不純物を打ち込んだ後、熱処理を施して不純
物の活性化を行ない、多結晶シリコン膜４２の表面にソ
ース領域４５゜ドレイン領域４６を形成する。次に、層
間絶縁膜４７を堆積した後、ソース領域４５．ドレイン
領域４６上の層間絶縁膜４７にそれぞれコンタクトホー
ルを開口し、これら開口を通じてソース領域。
ドレイン領域とそれぞれ接触したソース電極４８゜ドレ
イン電極４９を形成する。最後に、水素を含むガス中で
４００℃程度の熱処理を施すことによって、多結晶シリ
コン膜４２の水素化、およびソース領域４５とソース電
極４８とのコンタクト抵抗。
イン電極４９を形成する。最後に、水素を含むガス中で
４００℃程度の熱処理を施すことによって、多結晶シリ
コン膜４２の水素化、およびソース領域４５とソース電
極４８とのコンタクト抵抗。
ドレイン領域４６とドレイン電極４９とのコンタクト抵
抗の低減を行なって薄膜トランジスタを完成する。
抗の低減を行なって薄膜トランジスタを完成する。
ところで、上記した製造方法による薄膜トランジスタに
おいて、電界効果移動度を向上するためには、結晶粒の
配向性が良い多結晶シリコン膜を用いる必要がある。ま
た、低価格なガラス基板を使用するためには、ガラス基
板の歪点以下すなわち６００℃以下の温度で多結晶シリ
コン膜を形成する必要がある。しかしながら、従来の減
圧ＣＶＤ法により水素化シリコンガスを熱分解して形成
する方法では、結晶粒の配向性が良い多結晶シリコン膜
を６００℃以下の温度では形成できなかった。したがっ
て、基板として高価な石英ガラスを用いねばならず、低
価格なガラス基板上に高速なスイン＝ ３＝ チング特性をもつ薄膜トランジスタを形成できないとい
う問題があった。
おいて、電界効果移動度を向上するためには、結晶粒の
配向性が良い多結晶シリコン膜を用いる必要がある。ま
た、低価格なガラス基板を使用するためには、ガラス基
板の歪点以下すなわち６００℃以下の温度で多結晶シリ
コン膜を形成する必要がある。しかしながら、従来の減
圧ＣＶＤ法により水素化シリコンガスを熱分解して形成
する方法では、結晶粒の配向性が良い多結晶シリコン膜
を６００℃以下の温度では形成できなかった。したがっ
て、基板として高価な石英ガラスを用いねばならず、低
価格なガラス基板上に高速なスイン＝ ３＝ チング特性をもつ薄膜トランジスタを形成できないとい
う問題があった。
本発明は上記のような問題点を解消するためになされた
ものであり、その目的は、特定の面方位を有する高配向
性の多結晶シリコン膜を低温で形成することによって、
低価格なガラス基板上に高速なスイッチング特性をもつ
薄膜トランジスタを製造する方法を提供することにある
。
ものであり、その目的は、特定の面方位を有する高配向
性の多結晶シリコン膜を低温で形成することによって、
低価格なガラス基板上に高速なスイッチング特性をもつ
薄膜トランジスタを製造する方法を提供することにある
。
すなわち、本発明は、基板上に半導体薄膜として多結晶
シリコン膜を形成する工程を具備する薄膜トランジスタ
の製造方法において、前記多結晶シリコン膜の形成工程
は、前記基板を真空チャンバ内に設置し加熱する基板加
熱工程と、前記真空チャンバに隣接したプラズマ発生室
で水素化シリコンガスをマイクロ波と磁場との相互作用
にょシ分解し、プラズマを生成するプラズマ発生工程と
、前記基板と前記プラズマ発生室との間に電圧を印加し
て、前記プラズマをプラズマ発生室より引き出し、所定
の運動エネルギをもって前記基板上に＝４− 堆積させる膜堆積工程を含有し、前記膜堆積工程で基板
上に到達するプラズマ中のイオンの量および運動エネル
ギが、特定の面方位を有する高配向性の多結晶シリコン
膜を形成するように選択されていることを特徴とする。
シリコン膜を形成する工程を具備する薄膜トランジスタ
の製造方法において、前記多結晶シリコン膜の形成工程
は、前記基板を真空チャンバ内に設置し加熱する基板加
熱工程と、前記真空チャンバに隣接したプラズマ発生室
で水素化シリコンガスをマイクロ波と磁場との相互作用
にょシ分解し、プラズマを生成するプラズマ発生工程と
、前記基板と前記プラズマ発生室との間に電圧を印加し
て、前記プラズマをプラズマ発生室より引き出し、所定
の運動エネルギをもって前記基板上に＝４− 堆積させる膜堆積工程を含有し、前記膜堆積工程で基板
上に到達するプラズマ中のイオンの量および運動エネル
ギが、特定の面方位を有する高配向性の多結晶シリコン
膜を形成するように選択されていることを特徴とする。
したがって、本発明においては、基板に電圧を加えて多
結晶シリコン膜を形成することにより、基板の加熱温度
にして６００℃以下の低温で電界効果移動度の高い薄膜
トランジスタを得ることができる。
結晶シリコン膜を形成することにより、基板の加熱温度
にして６００℃以下の低温で電界効果移動度の高い薄膜
トランジスタを得ることができる。
以下、本発明による薄膜トランジスタの製造方法の一実
施例について図面を参照して説明する。
施例について図面を参照して説明する。
第１図は本発明において使用する装置の概略図であり、
ここでは、電子サイクロトロン共鳴（ＥＣＲとも称する
）を利用したプラズマＣＶＤ装置を用いた場合を示す。
ここでは、電子サイクロトロン共鳴（ＥＣＲとも称する
）を利用したプラズマＣＶＤ装置を用いた場合を示す。
第１図において、１１はマイクロ波励起によるプラズマ
チャンバ１２を有スルプラズマ発生室、１３は基板ホル
ダ１４上に設置する基板１５を収容すると共に、その基
板１５を加熱するためのヒータ１６を備えた真空チャン
バである。また、１Ｔはマイクロ波導波管、１８はその
マイクロ波導入窓、１９はプラズマチャンバ１２に設け
られたガス導入口、２０はプラズマチャンバ１２の外部
に設けられたマグネットコイル、２１はプラズマチャン
バ１２に設けられたプラズマ引き出し口、２２はプラズ
マチャンバ１２と真空チャンバ１３を電気的に絶縁する
絶縁物、２３はプラズマチャンバ１２と基板ホルダ１４
つまシ基板１５との間に直流電圧を印加してプラズマ発
生室１１より発生するプラズマ２８を引き出し、所定の
運動エネルギをもってその基板１５上に堆積させるだめ
の外部電源である。なお、第１図中、２４はシールド板
、２５は排気口である。
チャンバ１２を有スルプラズマ発生室、１３は基板ホル
ダ１４上に設置する基板１５を収容すると共に、その基
板１５を加熱するためのヒータ１６を備えた真空チャン
バである。また、１Ｔはマイクロ波導波管、１８はその
マイクロ波導入窓、１９はプラズマチャンバ１２に設け
られたガス導入口、２０はプラズマチャンバ１２の外部
に設けられたマグネットコイル、２１はプラズマチャン
バ１２に設けられたプラズマ引き出し口、２２はプラズ
マチャンバ１２と真空チャンバ１３を電気的に絶縁する
絶縁物、２３はプラズマチャンバ１２と基板ホルダ１４
つまシ基板１５との間に直流電圧を印加してプラズマ発
生室１１より発生するプラズマ２８を引き出し、所定の
運動エネルギをもってその基板１５上に堆積させるだめ
の外部電源である。なお、第１図中、２４はシールド板
、２５は排気口である。
しかして、まず、多結晶シリコン膜の形成方法を第１図
を用いて説明する。まず、プラズマ発生室１１．真空チ
ャンバ１３を排気口２５より真空排気する。次に、基板
ホルダ１４上に配置した基板１５をヒータ１６によって
、例えば６００℃に加熱する。次いで、水素化シリコン
ガスとして、例えばＳ ｉ Ｈ４ガス２６をプラズマチ
ャンバ１２へ導入する。次に、マイクロ波領域の電磁波
に対し、電子サイクロトロン共鳴条件を満足する磁場を
、マグネットコイル２０に電流を流すことによってプラ
ズマ発生室１１内部に発生させる。そして、この磁場に
対して電子サイクロトロン共鳴条件を満足する周波数を
もつマイクロ波２７をマイクロ波導波管１７内部に伝播
させ、そのマイクロ波導入窓１８からプラズマ発生室１
１へ導入する。例えば、磁場の強度が８７５Ｇａｕｓｓ
、マイクロ波２７の周波数が２．４５ＧＨｚで実施で
きる。この結果、それらマイクロ波２７と磁場との相互
作用（ＥＣＲ）によ、りＳｔＨ＜ガス２６が分解し、５
ｉＨｚイオン等からなるプラズマ２８が生成する。この
とき、あらかじめ基板ホルダ１４とプラズマチャンバ１
２の間には外部電源２３から直流電圧を印加しておく。
を用いて説明する。まず、プラズマ発生室１１．真空チ
ャンバ１３を排気口２５より真空排気する。次に、基板
ホルダ１４上に配置した基板１５をヒータ１６によって
、例えば６００℃に加熱する。次いで、水素化シリコン
ガスとして、例えばＳ ｉ Ｈ４ガス２６をプラズマチ
ャンバ１２へ導入する。次に、マイクロ波領域の電磁波
に対し、電子サイクロトロン共鳴条件を満足する磁場を
、マグネットコイル２０に電流を流すことによってプラ
ズマ発生室１１内部に発生させる。そして、この磁場に
対して電子サイクロトロン共鳴条件を満足する周波数を
もつマイクロ波２７をマイクロ波導波管１７内部に伝播
させ、そのマイクロ波導入窓１８からプラズマ発生室１
１へ導入する。例えば、磁場の強度が８７５Ｇａｕｓｓ
、マイクロ波２７の周波数が２．４５ＧＨｚで実施で
きる。この結果、それらマイクロ波２７と磁場との相互
作用（ＥＣＲ）によ、りＳｔＨ＜ガス２６が分解し、５
ｉＨｚイオン等からなるプラズマ２８が生成する。この
とき、あらかじめ基板ホルダ１４とプラズマチャンバ１
２の間には外部電源２３から直流電圧を印加しておく。
したがって、プラズマ２８は、真空チャンバ１３へ向か
う電界と発散磁界とによって基板１５上へ輸送され、Ｓ
ｉＨ２イオン等が基板１５に付着することによってシリ
コン膜つまり多結晶シリコン膜の形成が行なわれる。
う電界と発散磁界とによって基板１５上へ輸送され、Ｓ
ｉＨ２イオン等が基板１５に付着することによってシリ
コン膜つまり多結晶シリコン膜の形成が行なわれる。
以上の操作によって形成したシリコン膜について、ＸＤ
回折により結晶性を調べた結果を第２図に示す。ここで
は、一実施例として、基板加熱温度がＴ、＝６００℃、
基板印加電圧がＶ１＝−４００Ｖの条件で形成したシリ
コン膜（特性Ａ１）と、基板加熱温度がＴ２＝５００℃
、基板印加電圧がＶ２−−２００ Ｖの条件で形成し
たシリコン膜（特性Ａ２）についてのみ示しである。ま
た、第２図には、従来の多結晶シリコン膜の製造方法で
ある減圧ＣＶＤ法によって基板加熱温度（Ｔ３）は６０
０℃で形成したシリコン膜についても、特性Ｂのように
合わせて示しである。第２図から明らかなように、従来
の減圧ＣＶＤ法による方法で形成した多結晶シリコ−ン
膜では、その特性Ｂのように、ＸＤ回折強度が弱く、か
つ（１１１）ピーク、（２２０）ピークの強度が同程度
である。これに対して、本発明による多結晶シリコン膜
は、特性ＡＩおよびＡ２のように、結晶粒の配向性が（
２２０）において極めて強いことがわかる。
回折により結晶性を調べた結果を第２図に示す。ここで
は、一実施例として、基板加熱温度がＴ、＝６００℃、
基板印加電圧がＶ１＝−４００Ｖの条件で形成したシリ
コン膜（特性Ａ１）と、基板加熱温度がＴ２＝５００℃
、基板印加電圧がＶ２−−２００ Ｖの条件で形成し
たシリコン膜（特性Ａ２）についてのみ示しである。ま
た、第２図には、従来の多結晶シリコン膜の製造方法で
ある減圧ＣＶＤ法によって基板加熱温度（Ｔ３）は６０
０℃で形成したシリコン膜についても、特性Ｂのように
合わせて示しである。第２図から明らかなように、従来
の減圧ＣＶＤ法による方法で形成した多結晶シリコ−ン
膜では、その特性Ｂのように、ＸＤ回折強度が弱く、か
つ（１１１）ピーク、（２２０）ピークの強度が同程度
である。これに対して、本発明による多結晶シリコン膜
は、特性ＡＩおよびＡ２のように、結晶粒の配向性が（
２２０）において極めて強いことがわかる。
次に、第２図に示した結晶粒の配向性をもつ多結晶シリ
コン膜を用いて形成する薄膜トランジスタの製造方法を
第３図に示す薄膜トランジスタの断面構造を用いて説明
する。
コン膜を用いて形成する薄膜トランジスタの製造方法を
第３図に示す薄膜トランジスタの断面構造を用いて説明
する。
まず多結晶シリコン膜３２を基板３１上に２００画程度
堆積する。次に、例えばレジスト、金属膜等をマスクに
して、リンをイオン注入法により打ち込み、そのレジス
ト、金属膜等を除去した後、６００℃程度の熱処理を施
してソース領域３３．ドレイン領域３４を活性化する。
堆積する。次に、例えばレジスト、金属膜等をマスクに
して、リンをイオン注入法により打ち込み、そのレジス
ト、金属膜等を除去した後、６００℃程度の熱処理を施
してソース領域３３．ドレイン領域３４を活性化する。
次に、多結晶シリコン膜３２上に、例えばシリコン窒化
膜５ＩＨ４とＮＨ３のグロー放電分解法により膜厚２０
０ｎｍ堆積して、ゲート絶縁膜３５を形成する。次いで
、ゲート絶縁膜３５にコンタクトホールを開口し、それ
ぞれの開口を通してソース領域３３゜ドレイン領域３４
と接触したソース電極３６．ドレイン電極３７を例えば
アルミニウムにより形成する。また、同時に該アルミニ
ウムによりゲート電極３８をも形成する。最後に、例え
ば水素を含むガス中で４００℃の熱処理を２０分間熱処
理を施して、薄膜トランジスタを完成する。
膜５ＩＨ４とＮＨ３のグロー放電分解法により膜厚２０
０ｎｍ堆積して、ゲート絶縁膜３５を形成する。次いで
、ゲート絶縁膜３５にコンタクトホールを開口し、それ
ぞれの開口を通してソース領域３３゜ドレイン領域３４
と接触したソース電極３６．ドレイン電極３７を例えば
アルミニウムにより形成する。また、同時に該アルミニ
ウムによりゲート電極３８をも形成する。最後に、例え
ば水素を含むガス中で４００℃の熱処理を２０分間熱処
理を施して、薄膜トランジスタを完成する。
しかして上記実施例による薄膜トランジスタの製造方法
によれば、ＥＣＲによるプラズマＣＶＤ法を用いて高配
向性の多結晶シリコン膜を低温で形成できるため低価格
なガラス基板上に電界効果移動度の高い薄膜トランジス
タを形成することができる。
によれば、ＥＣＲによるプラズマＣＶＤ法を用いて高配
向性の多結晶シリコン膜を低温で形成できるため低価格
なガラス基板上に電界効果移動度の高い薄膜トランジス
タを形成することができる。
このように本発明による薄膜トランジスタでは、基板印
加電圧−４００Ｖ 、基準加熱温度６００℃で形成した
シリコン膜を用いた場合、電界効果移動度が１０ｃｒ１
１２／ｖＩ！Ｉ となった。したがって、基板に電圧
を印加して多結晶シリコン膜を形成することにより、低
温で電界効果移動度の高い薄膜トランジスタを製造する
ことができる。
加電圧−４００Ｖ 、基準加熱温度６００℃で形成した
シリコン膜を用いた場合、電界効果移動度が１０ｃｒ１
１２／ｖＩ！Ｉ となった。したがって、基板に電圧
を印加して多結晶シリコン膜を形成することにより、低
温で電界効果移動度の高い薄膜トランジスタを製造する
ことができる。
さらに、従来の減圧ＣＶＤ法等の方法では、電界効果移
動度１０ｃｍ２／ＶＢを得るには結晶粒径を少なくとも
１１００ｎ以上にする必要があったが、本発明によれば
、結晶粒径が１４ｎｍと小さくても同程度の電界効果移
動度が得られる。一方、多結晶シリコン膜の表面形態は
、結晶粒径を反映するため、加工し易い滑らかな膜を得
るには、結晶粒径を小さくする必要がある。したがって
、従来の減圧Ｃ’／Ｄ法等の方法に比べ、本発明によれ
ば、多結晶シリコン膜の表面形態をも改善することがで
きるオし点を奏する。
動度１０ｃｍ２／ＶＢを得るには結晶粒径を少なくとも
１１００ｎ以上にする必要があったが、本発明によれば
、結晶粒径が１４ｎｍと小さくても同程度の電界効果移
動度が得られる。一方、多結晶シリコン膜の表面形態は
、結晶粒径を反映するため、加工し易い滑らかな膜を得
るには、結晶粒径を小さくする必要がある。したがって
、従来の減圧Ｃ’／Ｄ法等の方法に比べ、本発明によれ
ば、多結晶シリコン膜の表面形態をも改善することがで
きるオし点を奏する。
なお、上述した実施例では、ソース領域、ドレイン領域
を形成する工程の後に、ゲート電極を形成しているが、
これに限ることはな？ ゲート電極をマスクにしたイオ
ン注入による従来の方法でも同様に実施でき、本発明は
、各、Ｔ、１＝の形成順序には左右されないものである
。また、上述した実施例の製造方法では層間絶縁膜を堆
積していないが、これを堆積しても同様に実施できるこ
とは勿論である。
を形成する工程の後に、ゲート電極を形成しているが、
これに限ることはな？ ゲート電極をマスクにしたイオ
ン注入による従来の方法でも同様に実施でき、本発明は
、各、Ｔ、１＝の形成順序には左右されないものである
。また、上述した実施例の製造方法では層間絶縁膜を堆
積していないが、これを堆積しても同様に実施できるこ
とは勿論である。
以上説明したように本発明によれば、高配向性の多結晶
シリコン膜を６００℃以下で形成できるため、歪点が６
００℃以下にある低価格ガラス基板の上に電界効果移動
度の高い薄膜トランジスタを製造できる効果がある。
シリコン膜を６００℃以下で形成できるため、歪点が６
００℃以下にある低価格ガラス基板の上に電界効果移動
度の高い薄膜トランジスタを製造できる効果がある。
第１図は本発明の一実施例による薄膜トランジスタの製
造方法に使用する装置の概略図、第２図は第１図に示し
た装置によって形成したシリコン膜についてＸＤ回折に
よ多結晶性を調べた測定結果を示す特性図、第３図は本
発明の一実施例による薄膜トランジスタの製造方法を説
明するために用いる薄膜トランジスタの断面図、第４図
は従来の薄膜トランジスタの製造方法を説明するために
用いる薄膜トランジスタの断面図である。 １１・・・・プラズマ発生室、１２・・・・プラズマチ
ャンバ、１３・・Φ・真空チャンバ、１４・・・・基板
ホルダ、１５・・・・基板、１６・・・・ヒータ、１７
・・・・マイクロ波導波管、１８・・・・マイクロ波導
入窓、１９・・・・ガス導入口、２０・・・・マグネッ
トコイル、２３・・・・外部電源、２６・・・・ＳｉＨ
４，２７拳・・φマイクロ波、２８・・・・プラズマ、
３１・・・・基板、３２・・・・多結晶シリコン膜、３
３・・・Φソース領域、３４・争・・ドレイン領域、３
５・・・・ゲート絶縁膜、３６・・・・ソース電極、３
７・・・・ドレイン電極、３８・・・参ゲート電極。
造方法に使用する装置の概略図、第２図は第１図に示し
た装置によって形成したシリコン膜についてＸＤ回折に
よ多結晶性を調べた測定結果を示す特性図、第３図は本
発明の一実施例による薄膜トランジスタの製造方法を説
明するために用いる薄膜トランジスタの断面図、第４図
は従来の薄膜トランジスタの製造方法を説明するために
用いる薄膜トランジスタの断面図である。 １１・・・・プラズマ発生室、１２・・・・プラズマチ
ャンバ、１３・・Φ・真空チャンバ、１４・・・・基板
ホルダ、１５・・・・基板、１６・・・・ヒータ、１７
・・・・マイクロ波導波管、１８・・・・マイクロ波導
入窓、１９・・・・ガス導入口、２０・・・・マグネッ
トコイル、２３・・・・外部電源、２６・・・・ＳｉＨ
４，２７拳・・φマイクロ波、２８・・・・プラズマ、
３１・・・・基板、３２・・・・多結晶シリコン膜、３
３・・・Φソース領域、３４・争・・ドレイン領域、３
５・・・・ゲート絶縁膜、３６・・・・ソース電極、３
７・・・・ドレイン電極、３８・・・参ゲート電極。
Claims (2)
- （１）基板上に半導体薄膜として多結晶シリコン膜を形
成する工程を具備する薄膜トランジスタの製造方法にお
いて、前記多結晶シリコン膜の形成工程は、前記基板を
真空チャンバ内に設置し加熱する基板加熱工程と、前記
真空チャンバに隣接したプラズマ発生室で水素化シリコ
ンガスをマイクロ波と磁場との相互作用により分解し、
プラズマを生成するプラズマ発生工程と、前記基板と前
記プラズマ発生室との間に電圧を印加して、前記プラズ
マをプラズマ発生室より引き出し、所定の運動エネルギ
をもつて前記基板上に堆積させる膜堆積工程を有し、前
記膜堆積工程で基板上に到達するプラズマ中のイオンの
量および運動エネルギが、特定の面方位を有する高配向
性の多結晶シリコン膜を形成するように選択されている
ことを特徴とする薄膜トランジスタの製造方法。 - （２）基板加熱工程における加熱温度が６００℃以下で
あり、かつ膜堆積工程における多結晶シリコン膜は、基
板垂直方向に対する結晶粒の面方位（２２０）の配向性
が他の面方位に比べて強くなるようにイオンの量および
運動エネルギを付与して形成することを特徴とする特許
請求の範囲第１項記載の薄膜トランジスタの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5208187A JPS63219123A (ja) | 1987-03-09 | 1987-03-09 | 薄膜トランジスタの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5208187A JPS63219123A (ja) | 1987-03-09 | 1987-03-09 | 薄膜トランジスタの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS63219123A true JPS63219123A (ja) | 1988-09-12 |
Family
ID=12904871
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5208187A Pending JPS63219123A (ja) | 1987-03-09 | 1987-03-09 | 薄膜トランジスタの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63219123A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999052013A1 (en) * | 1998-03-31 | 1999-10-14 | Matsushita Electric Industrial Co., Ltd. | Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same |
| KR100239698B1 (ko) * | 1996-09-19 | 2000-01-15 | 김영환 | 플라즈마 화학기상증착 장치 |
| US6700133B1 (en) | 1994-03-11 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
-
1987
- 1987-03-09 JP JP5208187A patent/JPS63219123A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6700133B1 (en) | 1994-03-11 | 2004-03-02 | Semiconductor Energy Laboratory Co., Ltd. | Method for producing semiconductor device |
| KR100239698B1 (ko) * | 1996-09-19 | 2000-01-15 | 김영환 | 플라즈마 화학기상증착 장치 |
| WO1999052013A1 (en) * | 1998-03-31 | 1999-10-14 | Matsushita Electric Industrial Co., Ltd. | Tft array substrate for liquid crystal display and method of producing the same, and liquid crystal display and method of producing the same |
| US6472297B1 (en) | 1998-03-31 | 2002-10-29 | Matsushita Electric Industrial Co., Ltd. | Method of producing TFT array substrate for liquid crystal display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5132754A (en) | Thin film silicon semiconductor device and process for producing thereof | |
| US5248630A (en) | Thin film silicon semiconductor device and process for producing thereof | |
| US7820558B2 (en) | Semiconductor device and method of producing the semiconductor device | |
| US5011705A (en) | Plasma processing method | |
| JPH04100233A (ja) | 半導体装置の製造方法 | |
| JPH06505362A (ja) | ポリシリコン薄膜トランジスター | |
| JP2005150637A (ja) | 処理方法及び装置 | |
| WO1999024637A1 (en) | Method for annealing an amorphous film using microwave energy | |
| KR102083036B1 (ko) | 수소 플라즈마를 사용하여 반도체 상에 계면층을 형성하는 방법 | |
| JP2516951B2 (ja) | 半導体装置の製造方法 | |
| JP3838397B2 (ja) | 半導体製造方法 | |
| JPH0590247A (ja) | 絶縁膜を形成する方法および装置 | |
| JPH06333857A (ja) | 成膜装置および成膜方法 | |
| US7939434B2 (en) | Method for fabricating polysilicon film | |
| JPS6232653A (ja) | 薄膜トランジスタの製造方法 | |
| JP3565911B2 (ja) | 半導体装置の作製方法 | |
| US20080124941A1 (en) | Manufacturing method of semiconductor device and semiconductor device manufacturing apparatus | |
| KR100190311B1 (ko) | 반도체소자의 제조장치 및 제조방법 | |
| JP3406386B2 (ja) | 枚葉式プラズマｃｖｄ装置 | |
| JP2719690B2 (ja) | ドーピング装置 | |
| JP3313088B2 (ja) | 成膜方法 | |
| KR0182370B1 (ko) | 이온샤워방식을 이용한 박막의 증착 및 도핑장치 | |
| JPS6271276A (ja) | 薄膜トランジスタの製造方法 | |
| JPH0689904A (ja) | 絶縁ゲイト型電界効果半導体装置の作製方法 | |
| JPS60257515A (ja) | 薄膜製造方法 |