JPH0410036A - 演算処理装置用監視回路 - Google Patents
演算処理装置用監視回路Info
- Publication number
- JPH0410036A JPH0410036A JP2110523A JP11052390A JPH0410036A JP H0410036 A JPH0410036 A JP H0410036A JP 2110523 A JP2110523 A JP 2110523A JP 11052390 A JP11052390 A JP 11052390A JP H0410036 A JPH0410036 A JP H0410036A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- arithmetic processing
- abnormality
- timing
- address
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Debugging And Monitoring (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は、演算処理装置の異常の有無を監視する監視回
路に関する。
路に関する。
［従来の技術］
従来、演算処理装置、たとえば、マイクロコンピュータ
にはウォッチドッグタイマと呼ばれる監視回路が接続さ
れている。ウォッチドッグタイマは、マイクロコンピュ
ータからウォッチドッグタイマに対して一定周期で出力
されたパルス信号の発生周期を計時し、一定時間を超え
てもこのパルス信号が発生されていないときは、マイク
ロコンピュータは異常と判断し、マイクロコンピュータ
を停止させる。
にはウォッチドッグタイマと呼ばれる監視回路が接続さ
れている。ウォッチドッグタイマは、マイクロコンピュ
ータからウォッチドッグタイマに対して一定周期で出力
されたパルス信号の発生周期を計時し、一定時間を超え
てもこのパルス信号が発生されていないときは、マイク
ロコンピュータは異常と判断し、マイクロコンピュータ
を停止させる。
［発明が解決しようとする課題］
しかしながら、従来のこの種の装置では演算処理装置か
らウォッチドッグタイマに、異常監視用の信号を出力す
るために、ウォッチドッグタイマ用の特定アドレスおよ
び、異常監視用信号を発生するための制御手順を格納す
るメモリアドレスを設けなければならない。また、−度
、この特定アドレスを設置すると、アドレスの変更がで
きないので、このアドレスの前のアドレス領域と後の領
域では連続性がなくなり、使用する機器のアドレスの割
当てに制約を受ける。
らウォッチドッグタイマに、異常監視用の信号を出力す
るために、ウォッチドッグタイマ用の特定アドレスおよ
び、異常監視用信号を発生するための制御手順を格納す
るメモリアドレスを設けなければならない。また、−度
、この特定アドレスを設置すると、アドレスの変更がで
きないので、このアドレスの前のアドレス領域と後の領
域では連続性がなくなり、使用する機器のアドレスの割
当てに制約を受ける。
そこで、本発明の目的は、このような不具合を解消し、
従来の監視機能を損うことなく、ユーザの使用するアド
レス空間を増加することの可能な演算処理装置用監視回
路を提供することにある。
従来の監視機能を損うことなく、ユーザの使用するアド
レス空間を増加することの可能な演算処理装置用監視回
路を提供することにある。
［課題を解決するための手段］
このような目的を達成するために、本発明は、周辺機器
と接続し、当該周辺機器に対して、一定のタイミングで
信号を供給する演算処理装置の異常の有無を監視する演
算処理装置用の監視回路であって、前記信号の発生を検
知する検知手段と、該検知手段の検知に応じて、前記信
号の発生タイミングが前記一定のタイミングとなってい
るか否かを判定することにより前記演算処理装置の異常
の有無を判定する。判定手段とを備えたことを特徴とす
る。また、本発明の前記周辺機器は走査型キーマトリク
スを有するキーボード入力装置であり、前記演算処理装
置から当該走査型キーマトリクスの走査のために供給さ
れるストローブ信号の中の１つの特定信号の発生周期又
は当該ストローブ信号の中の２つの特定信号の発生間隔
を、前記判定手段は判定対象とすることを特徴とする。
と接続し、当該周辺機器に対して、一定のタイミングで
信号を供給する演算処理装置の異常の有無を監視する演
算処理装置用の監視回路であって、前記信号の発生を検
知する検知手段と、該検知手段の検知に応じて、前記信
号の発生タイミングが前記一定のタイミングとなってい
るか否かを判定することにより前記演算処理装置の異常
の有無を判定する。判定手段とを備えたことを特徴とす
る。また、本発明の前記周辺機器は走査型キーマトリク
スを有するキーボード入力装置であり、前記演算処理装
置から当該走査型キーマトリクスの走査のために供給さ
れるストローブ信号の中の１つの特定信号の発生周期又
は当該ストローブ信号の中の２つの特定信号の発生間隔
を、前記判定手段は判定対象とすることを特徴とする。
［作 用Ｊ
本発明は、演算処理装置と接続する周辺機器に演算処理
装置から一定タイミングで出力する信号があることに着
目し、この信号の発生を検出して、その信号発生タイミ
ングを監視することにより、演算処理装置の異常の有無
を判定する。
装置から一定タイミングで出力する信号があることに着
目し、この信号の発生を検出して、その信号発生タイミ
ングを監視することにより、演算処理装置の異常の有無
を判定する。
また、信号の発生タイミングを監視するので、たとえば
２個の信号の発生間隔を監視することにより、キーボー
ド入力装置のキーマトリックスへのストローブ信号を監
視用信号として用いることができる。このため、従来の
ように監視用信号の発生周期が一定の繰り返し周期であ
る必要はなく、周辺機器への種々の出力信号の出力信号
を監視用信号として用いることも可能となる。
２個の信号の発生間隔を監視することにより、キーボー
ド入力装置のキーマトリックスへのストローブ信号を監
視用信号として用いることができる。このため、従来の
ように監視用信号の発生周期が一定の繰り返し周期であ
る必要はなく、周辺機器への種々の出力信号の出力信号
を監視用信号として用いることも可能となる。
［実施例］
以下、図面を参照して本発明の実施例を詳細に説明する
。
。
第１図は本発明実施例の回路構成を示す。
第１図において、マイクロコンピュータ（ｃｐｕ）１１
Ｇ、監視回路１２０、リードオンメモリ（ＲＯＭ）１３
０、ランダムアクセスメモリ（ＲＡＭ） １４０および
キーボード入力装置１５０がデータバス６１、アドレス
バス６２に共通接続されている。
Ｇ、監視回路１２０、リードオンメモリ（ＲＯＭ）１３
０、ランダムアクセスメモリ（ＲＡＭ） １４０および
キーボード入力装置１５０がデータバス６１、アドレス
バス６２に共通接続されている。
ＣＰＵ ｉｉｏはＲＯＭ １３０に格納された演算プロ
グラムを読出し実行することにより、所定の処理、たと
えばキーボード入力装置１５０から入力された情報に対
する演算処理を行う。この演算結果はＲＡＭ１４０に書
き込まれる。
グラムを読出し実行することにより、所定の処理、たと
えばキーボード入力装置１５０から入力された情報に対
する演算処理を行う。この演算結果はＲＡＭ１４０に書
き込まれる。
キーボード入力装置１５０は第２図に示す走査型キーマ
トリクス１５１を有し、ｃｐｕ １ｉｏの発生ｒる走査
信号ＡＯ〜ＡＸをデー・タバス６１を介して受信し、そ
のとき、押下されるキーの位置情報ＢＯ〜ＢＸをＣＰＵ
１１０に応答送信する。
トリクス１５１を有し、ｃｐｕ １ｉｏの発生ｒる走査
信号ＡＯ〜ＡＸをデー・タバス６１を介して受信し、そ
のとき、押下されるキーの位置情報ＢＯ〜ＢＸをＣＰＵ
１１０に応答送信する。
監視回路１２０は、デコーダ１２１、アンドゲート１２
２およびウォッチドッグタイマ１２３から構成される。
２およびウォッチドッグタイマ１２３から構成される。
デコーダ１２１はアドレスバス６２と接続し、アドレス
バス６２上のアドレス信号をコード識別し、アドレス信
号がキーボード入力装置１５０に対して割当てられたア
ドレスであることを検出する。この間アンド回路１２２
に対してはレベルオンの信号を出力し、アンドゲート１
２２を開とする。
バス６２上のアドレス信号をコード識別し、アドレス信
号がキーボード入力装置１５０に対して割当てられたア
ドレスであることを検出する。この間アンド回路１２２
に対してはレベルオンの信号を出力し、アンドゲート１
２２を開とする。
アンドゲート１２２はデータバス６１上の特定２ビット
本例においては、後述するが、キーボード入力装置１５
０に出力の走査ストローブ信号ＡＯ１ＡＸを転送するビ
ットを入力し、この入力のビット信号をウォッチドッグ
タイマ１２３への出力信号とする。
本例においては、後述するが、キーボード入力装置１５
０に出力の走査ストローブ信号ＡＯ１ＡＸを転送するビ
ットを入力し、この入力のビット信号をウォッチドッグ
タイマ１２３への出力信号とする。
したがって、デコーダ１２１が検知手段、ウォッチドッ
グタイマ１２３が判定手段として機能する。
グタイマ１２３が判定手段として機能する。
第１図のキーボード入力装置１５０に用いるキーマトリ
クス１５１の回路構成を第２図に示す。
クス１５１の回路構成を第２図に示す。
キーマトリクス１５１は第３図に示すようなタイミング
で時系列的に順次に発生される走査用のパルス（ストロ
ーブ信号）信号ＡＯ〜ＡＸを用いて押下のキーの位置を
信号ＢＯ〜ＢＸにより応答送信する。
で時系列的に順次に発生される走査用のパルス（ストロ
ーブ信号）信号ＡＯ〜ＡＸを用いて押下のキーの位置を
信号ＢＯ〜ＢＸにより応答送信する。
たヒえば、ＡＯ１ＢＯ信号線を接続するキースイッチが
押下されると、パルス信号ＡＯの発生時点において、Ｂ
Ｏ信号線にはパルス信号ＢＯが発生する。
押下されると、パルス信号ＡＯの発生時点において、Ｂ
Ｏ信号線にはパルス信号ＢＯが発生する。
ＣＰＵ １１０はストローブ信号ＡＯ〜ＡＸに対する応
答信号ＢＯ〜ＢＸの“Ｈ”、”じのレベルおよび発生タ
イミングにより押下されたキースイッチの位置を識別し
、そのキースイッチの位置を識別し、そのキースイッチ
について予め定められた情報処理を行う。
答信号ＢＯ〜ＢＸの“Ｈ”、”じのレベルおよび発生タ
イミングにより押下されたキースイッチの位置を識別し
、そのキースイッチの位置を識別し、そのキースイッチ
について予め定められた情報処理を行う。
本実施例ではキーボード入力装置１５０の入力情報を読
み取るためにＣＰＵ １１０からキーマトリクス５１に
対して一定周期でストローブ信号が出力されることに着
目し、このストローブ信号をウォッチドッグタイマ１２
３の監視用信号に用いる。
み取るためにＣＰＵ １１０からキーマトリクス５１に
対して一定周期でストローブ信号が出力されることに着
目し、このストローブ信号をウォッチドッグタイマ１２
３の監視用信号に用いる。
次に、本実施例のウォッチドッグタイマ１２３の回路構
成を第４図に示す。
成を第４図に示す。
本実施例のウォッチドッグタイマ１２３はストローブ信
号ＡＯの発生時点から、ＡＸの発生時点までの時間およ
びストローブ信号ＡＸ−ＡＯまでの時間を監視する。
号ＡＯの発生時点から、ＡＸの発生時点までの時間およ
びストローブ信号ＡＸ−ＡＯまでの時間を監視する。
このために、ＡＯ〜ＡＸの間隔を監視する第１カウンタ
２１０およびＡＸ−ＡＯの間隔を監視する第２カウンタ
２２０を設けている。電源起動時に発生されるクリア信
号ＣＬＲにより両カウンタは初期化される。ストローブ
信号ＡＯが入力されると、第１カウンタ２１０が起動し
、ストローブ信号ＡＸの入力で第１カウンタ２２０がク
リアされる。この間、第２カウンタ２２０は動作停止状
態を続ける。次にストローブ信号ＡＸの入力により第１
カウンタ２１０は動作停止状態となり、第２カウンタ２
２２が起動を開始する。第２カウンタはストローブ信号
ＡＯの入力で動作を停止する。ＣＰＵ １１０の異常に
より、ストローブ信号ＡＯ１ＡＸのいずれかが発生され
ないとき、第１カウンタ２１０又は第２カウンタ２２０
はクノアされず計時終了時点で、ｃｐｕ ｉｌｏをリセ
ットさせるための信号ＷＤＴを発生する。
２１０およびＡＸ−ＡＯの間隔を監視する第２カウンタ
２２０を設けている。電源起動時に発生されるクリア信
号ＣＬＲにより両カウンタは初期化される。ストローブ
信号ＡＯが入力されると、第１カウンタ２１０が起動し
、ストローブ信号ＡＸの入力で第１カウンタ２２０がク
リアされる。この間、第２カウンタ２２０は動作停止状
態を続ける。次にストローブ信号ＡＸの入力により第１
カウンタ２１０は動作停止状態となり、第２カウンタ２
２２が起動を開始する。第２カウンタはストローブ信号
ＡＯの入力で動作を停止する。ＣＰＵ １１０の異常に
より、ストローブ信号ＡＯ１ＡＸのいずれかが発生され
ないとき、第１カウンタ２１０又は第２カウンタ２２０
はクノアされず計時終了時点で、ｃｐｕ ｉｌｏをリセ
ットさせるための信号ＷＤＴを発生する。
次に、ウォッチドッグタイマ１２３の他の回路構成を第
５図に示す。
５図に示す。
本例のウォッチドッグタイマはキーマトリクス５１への
ストローブ信号ＡＯの周期を監視する例であり、ストロ
ーブ信号ＡＯが一定時間内に複数発生した場合や、まっ
な（発生しないときに、異常検知信号すなわち、ＣＰＵ
１１０へのリセット信号ＷＤＴを発生する。
ストローブ信号ＡＯの周期を監視する例であり、ストロ
ーブ信号ＡＯが一定時間内に複数発生した場合や、まっ
な（発生しないときに、異常検知信号すなわち、ＣＰＵ
１１０へのリセット信号ＷＤＴを発生する。
第５図において、第１単安定マルチバイブレーク３１０
はストローブ信号ＡＯを入力すると、抵抗Ｒ１およびコ
ンデンサＣ１で定まる一定期間Ｔ１だけパルス信号（第
６図参照）を発生する。なお、（一定期間ＴＩ） ＜
（ストローブ信号ＡＯの周期）の関係を予め定める。
はストローブ信号ＡＯを入力すると、抵抗Ｒ１およびコ
ンデンサＣ１で定まる一定期間Ｔ１だけパルス信号（第
６図参照）を発生する。なお、（一定期間ＴＩ） ＜
（ストローブ信号ＡＯの周期）の関係を予め定める。
第２単安定マルチバイブレータ３２０は電源起動時の初
期化信号旧により初期化された後、第１単安定マルチバ
イブレータ３１０の出力パルス信号により初期化（クリ
ア）される。また、初期化後は、途中でクリアされない
場合は、Ｔ１より長い１２時間のパルス幅を有するパル
ス信号を発生する。
期化信号旧により初期化された後、第１単安定マルチバ
イブレータ３１０の出力パルス信号により初期化（クリ
ア）される。また、初期化後は、途中でクリアされない
場合は、Ｔ１より長い１２時間のパルス幅を有するパル
ス信号を発生する。
一定周期Ｔの間でストローブ信号ＡＯが２個以上発生さ
れると、第１単安定マルチバイブレータ３１０の出力パ
ルス信号と第２個目のストローブ信号ＡＯによりナンド
回路３０３において、リセット信号ＷＤＴが作成される
。一方、一定周期Ｔを経過してもストローブ信号ＡＯが
発生されない場合は、第２単安定マルチバイブレーク３
２０の８カル号がクリア時点から１２時間後、反転し、
この反転信号がリセット信号片となる。
れると、第１単安定マルチバイブレータ３１０の出力パ
ルス信号と第２個目のストローブ信号ＡＯによりナンド
回路３０３において、リセット信号ＷＤＴが作成される
。一方、一定周期Ｔを経過してもストローブ信号ＡＯが
発生されない場合は、第２単安定マルチバイブレーク３
２０の８カル号がクリア時点から１２時間後、反転し、
この反転信号がリセット信号片となる。
以上、説明したように、本第１．第２実施例ではＣＰＵ
１１０が一定タイミングで発生するストローブ信号Ａ
Ｏ１ＡＸの発生間隔やＡＯ倍信号発生周期を監視するこ
とによりＣＰＵ １１０の正常作動を確認する。このた
め、 ＣＰＵ １１０はウォッチドッグタイマ１２３に
対して一定周期の信号を送出する必要はない。その結果
、従来、ウォッチドッグタイマ用に割当てていたアドレ
ス空間をユーザ用に割当てることができ、またウォッチ
ドッグタイマのクリア信号を発生するための制御手順も
不要となり、この制御手順のメモリ格納領域も不要とな
る。
１１０が一定タイミングで発生するストローブ信号Ａ
Ｏ１ＡＸの発生間隔やＡＯ倍信号発生周期を監視するこ
とによりＣＰＵ １１０の正常作動を確認する。このた
め、 ＣＰＵ １１０はウォッチドッグタイマ１２３に
対して一定周期の信号を送出する必要はない。その結果
、従来、ウォッチドッグタイマ用に割当てていたアドレ
ス空間をユーザ用に割当てることができ、またウォッチ
ドッグタイマのクリア信号を発生するための制御手順も
不要となり、この制御手順のメモリ格納領域も不要とな
る。
本実施例の他、次の例が挙げられる。
１）本実施例では周辺機器としてキーボード入力装置を
例にしているが、たとえば、通信用インタフェース、表
示装置、印刷装置などの周辺機器へ演算処理装置が一定
タイミングで信号出力する場合には、この信号の発生タ
イミングを監視回路により監視するとよい。
例にしているが、たとえば、通信用インタフェース、表
示装置、印刷装置などの周辺機器へ演算処理装置が一定
タイミングで信号出力する場合には、この信号の発生タ
イミングを監視回路により監視するとよい。
［発明の効果］
以上、説明したように、本発明によれば、ウォッチドッ
グタイマに対する割当アドレスおよび監視用信号を出力
するための制御手段の格納アドレスを不要とすることが
できるので、そのアドレス空間を本来の演算処理目的に
使用することができる。
グタイマに対する割当アドレスおよび監視用信号を出力
するための制御手段の格納アドレスを不要とすることが
できるので、そのアドレス空間を本来の演算処理目的に
使用することができる。
また、信号の発生タイミングを監視するので、たとえば
２個の信号の発生間隔を監視することにより、キーボー
ド入力装置のキーマトリックスへのストローブ信号を監
視用信号として用いることができる。このため、従来の
ように監視用信号の発生周期が一定の繰り返し周期であ
る必要はな（、周辺機器への種々の出力信号の出力信号
を監視用信号として用いることも可能となる。
２個の信号の発生間隔を監視することにより、キーボー
ド入力装置のキーマトリックスへのストローブ信号を監
視用信号として用いることができる。このため、従来の
ように監視用信号の発生周期が一定の繰り返し周期であ
る必要はな（、周辺機器への種々の出力信号の出力信号
を監視用信号として用いることも可能となる。
ングを示すタイミングチャートである。
・・・ＣＰＵ 、
・・・監視回路、
・・・デコーダ、
・・・ウォッチドッグタイマ、
・・・キーマトリクス。
第１図は本発明実施例の回路構成を示すブロック図、
第２図は第１図のキーマトリクス１５１の回路構成を示
す回路図、 第３図は本発明実施例のストローブ信号の発生タイミン
グを示すタイミングチャート、第４図は第１図に示すウ
ォッチドッグタイマ１２３の回路構成を示すブロック図
、
す回路図、 第３図は本発明実施例のストローブ信号の発生タイミン
グを示すタイミングチャート、第４図は第１図に示すウ
ォッチドッグタイマ１２３の回路構成を示すブロック図
、
Claims (1)
- 【特許請求の範囲】 １）周辺機器と接続し、当該周辺機器に対して、一定の
タイミングで信号を供給する演算処理装置の異常の有無
を監視する演算処理装置用の監視回路であって、 前記信号の発生を検知する検知手段と、 該検知手段の検知に応じて、前記信号の発生タイミング
が前記一定のタイミングとなっているか否かを判定する
ことにより前記演算処理装置の異常の有無を判定する判
定手段と を備えたことを特徴とする演算処理装置用監視回路。 ２）前記周辺機器は走査型キーマトリクスを有するキー
ボード入力装置であり、前記演算処理装置から当該走査
型キーマトリクスの走査のために供給されるストローブ
信号の中の１つの特定信号の発生周期又は当該ストロー
ブ信号の中の２つの特定信号の発生間隔を、前記判定手
段は判定対象とすることを特徴とする請求項１に記載の
演算処理装置用監視回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2110523A JPH0410036A (ja) | 1990-04-27 | 1990-04-27 | 演算処理装置用監視回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2110523A JPH0410036A (ja) | 1990-04-27 | 1990-04-27 | 演算処理装置用監視回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0410036A true JPH0410036A (ja) | 1992-01-14 |
Family
ID=14537961
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2110523A Pending JPH0410036A (ja) | 1990-04-27 | 1990-04-27 | 演算処理装置用監視回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0410036A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011096088A (ja) * | 2009-10-30 | 2011-05-12 | Autonetworks Technologies Ltd | 処理装置 |
-
1990
- 1990-04-27 JP JP2110523A patent/JPH0410036A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2011096088A (ja) * | 2009-10-30 | 2011-05-12 | Autonetworks Technologies Ltd | 処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS58197553A (ja) | プログラム監視装置 | |
| JPH0410036A (ja) | 演算処理装置用監視回路 | |
| KR930013949A (ko) | 정보처리장치 | |
| JP2508305B2 (ja) | 初期値決定装置 | |
| JP2870202B2 (ja) | プロセッサ間相互監視方法及びその装置 | |
| EP0556138A1 (en) | A bus for connecting extension cards to a data processing system and test method | |
| KR950014084B1 (ko) | 메모리의 데이타 판독 장치 | |
| JPH1196084A (ja) | 障害検出装置 | |
| JP3166167B2 (ja) | マイクロコンピュータ | |
| JPH0823834B2 (ja) | マイクロコンピュータ | |
| JP3033640B2 (ja) | Ｃｐｕ動作監視回路 | |
| JPH02206866A (ja) | マルチプロセッサシステムにおけるリセット信号発生装置 | |
| KR920009442B1 (ko) | 스누우프 제어기의 콘트롤러 | |
| JP2818437B2 (ja) | 障害検出回路 | |
| JPH02157952A (ja) | 記憶装置 | |
| JPS6042496B2 (ja) | パリテイエラ−処理方式 | |
| JPH04145542A (ja) | 情報処理装置 | |
| JPS6386053A (ja) | 情報処理装置 | |
| JPS624746B2 (ja) | ||
| JPS60126740A (ja) | Ｃｐｕの暴走防止装置 | |
| JPH0776934B2 (ja) | マイクロコンピュータ系の異常検出装置 | |
| JPS616744A (ja) | マシンロツク状態監視装置 | |
| JPH05324407A (ja) | Ｃｐｕ監視方式 | |
| JPH05216779A (ja) | メモリ監視回路 | |
| JPS63193249A (ja) | マイクロプログラム制御装置 |