JPH04101236A - 故障シミュレーション処理方法 - Google Patents

故障シミュレーション処理方法

Info

Publication number
JPH04101236A
JPH04101236A JP2218654A JP21865490A JPH04101236A JP H04101236 A JPH04101236 A JP H04101236A JP 2218654 A JP2218654 A JP 2218654A JP 21865490 A JP21865490 A JP 21865490A JP H04101236 A JPH04101236 A JP H04101236A
Authority
JP
Japan
Prior art keywords
circuit
state
code word
output
fault
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2218654A
Other languages
English (en)
Inventor
Koichiro Takayama
高山 浩一郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2218654A priority Critical patent/JPH04101236A/ja
Publication of JPH04101236A publication Critical patent/JPH04101236A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Test And Diagnosis Of Digital Computers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [概 要] 論理回路の検査のためのテストパターンについて検査能
力を評価するための、故障シミュレーションに関し、 高インピーダンス状態を持つ3状態素子を含む論理回路
の故障シミュレーションを、効率のよい符号化法による
符号語を信号指定に使う並列故障シミュレーションによ
って行えるようにした故障シミュレーション処理方法を
目的とし、3状態素子を含む論理回路の故障シミュレー
ションにおいて、出力端子で結合された該3状態素子の
組ごとに、当該回路を2重化して、入力信号を並列に入
力するように接続し、2出力を有する論理回路を構成し
、所要の故障状態を2分割して、該2重化した回路の各
々に振り分けて、該回路について所定の演算を実行し、
該2出力の該演算結果について、該故障状態を設定した
側の該回路の出力を、当該2重化回路の出力として所定
のシミュレーション処理を行う。前記3状態素子の組の
回路以外の部分には、入出力信号を第1種の符号語によ
って指定し、該3状態素子の組の入出力信号には、異な
る符号化法の第2種の符号語によって指定し、第1種の
符号語は正常状態の信号を2ビットで表し、所要の1以
上の各故障状態について、該故障状態の信号と該正常状
態の信号との異同を1ビットで表す符号語であり、該3
状態素子の組の回路の該故障シミュレーションを行う場
合に、当該回路の入力を指定する第1種の符号語から、
第2種の符号語の出力を生成する演算を行った後、該出
力の符号語から決定する前記2重化回路の出力を第1種
の符号語に変換して出力するように構成する。
〔産業上の利用分野〕
本発明は、論理回路の検査のためのテストパターンにつ
いて検査能力を評価するための、故障シミュレーション
、特に高インピーダンス状態を持つ3状態素子を含む論
理回路の故障シミュレーション処理方法に関する。
〔従来の技術〕
例えば大規模集積論理回路の製造等において、ウェハの
欠陥等による不良品を判別する検査が必要であり、製造
された回路にテストパターンで定められた論理値信号の
入力を加えて、その出力で故障の有無を判定する方法が
採られるが、その場合に使用するテストパターンが所期
の故障を検出できるか、テストパターンの故障検出能力
を求めるために、論理回路の故障シミュレーションが必
要になる。
この故障シミュレーションを効率よく行う一方法として
、いわゆる並列故障シミュレーション法が知られている
。このシミュレーション法では、論理回路がすべて正常
な場合に対応する正常状態と、ある1信号線がある論理
値に固定される等の故障がある場合に対応する各故障状
態とについての、複数の状態の入出力信号の論理値に関
する演算を並列に実行する。
そのためにテストパターンを、論理回路の所要の各入出
力信号線ごとに与える符号語で表すようにし、その符号
語は前記の正常状態及び各故障状態に割りつけられたビ
ット位置からなるビット列とし、各状態のビット位置に
、その状態のテストパターンを構成する信号の論理値を
示し、この符号語間の演算をピント並列に処理すること
により、複数の状態の処理を一括して実行できるように
する。
この符号語は第1の符号化法では、2ビットで各状態ご
との論理値を指定し、例えば論理値としてOll、X、
及びZを設け、それらに2ビット符号00.11.01
.10を対応させる。ここで、Xは0か1の何れでもよ
いことを表し、Zは3状態素子、いわゆるトライステー
トバッファを構成する素子、の出力の高インピーダンス
状態を表すものである。
従ってこの符号語では、1語のビット長をLとすると、
1語に挿入できる故障状態の数、即ち同時に並列に処理
できる故障状態の数は、正常状態のための2ビットを除
くので、(L−2)/2個になる。
第3図(b)はこの符号化法による符号語の例であり、
2個の故障状態を持つ場合を例として、(a)に示す論
理値を(b)に示すように6ピントの符号語とする。
そこで1語で表される故障状態の個数を増加して、並列
度を高めるために第2の符号化法が考えられ、この符号
語では正常状態の論理値は前記と同様に2ビットで表す
が、故障状態については、正常状態と同一か異なるかを
、各状態ごとの1ビットで表し、従ってこの符号化法に
よると、■符号語には(L−2)個の故障状態を挿入で
きる。
但しこの方法では論理値Xのある場合については特殊な
符号化を行い、且つ論理値Zは扱うことができない。第
3図(C)は(a)の論理値に対する第2の符号化法に
よる4ビットの符号語の例である。
〔発明が解決しようとする課題] 前記のように、第2の符号化法の符号語を使用すれば、
第1の符号化法の場合の2倍の個数の故障状態を一度に
扱うことができるが、論理値Zを扱うことができない。
しかし、集積回路チップの大規模化が進み論理回路と共
にメモリやハスを同しチップに搭載するようになり、ノ
\ス等に使用される3状態素子を含む場合が多くなると
、論理値Zを扱えないことが重大な欠点になってくる。
本発明は、高インピーダンス状態を持つ3状態素子を含
む論理回路の故障シミュレーションを、効率のよい符号
語を信号指定に使う並列故障シミュレーションによって
行えるようにした故障シミュレーション処理方法を目的
とする。
〔課題を解決するための手段〕
第1図は、本発明の構成を示す処理の流れ図である。
図は故障シミュレーション処理方法の構成であって、3
状態素子を含む論理回路の故障シミュレーションにおい
て、出力端子で結合された該3状態素子の組ごとに、当
該回路を2重化して、入力信号を並列に入力するように
接続し、2出力を有する論理回路を構成しく処理ステッ
プ1)、所要の故障状態を2分割して、該2重化した回
路の各々に振り分けて、該回路↓こついて所定の演算を
実行しく処理ステップ2.3)、該2出力の該演算結果
↓こついて、該故障状態を設定した側の該回路の出力を
、当該2重化回路の出力として所定のシミュレーション
処理を行う(処理ステップ4)。
又、前記論理回路の、前記3状態素子の組の回路以外の
部分の回路には、故障シミュレーションのための入出力
信号を、第1種の符号語によって指定し、該3状態素子
の組の回路には、入出力信号を第1種の符号語と異なる
符号化法の第2種の符号語によって指定し、第1種の符
号語は正常状態の信号を2ビットで表し、所要の1以上
の各故障状態について、該故障状態の信号の該正常状態
の信号に対する異同を1ビットで表す符号語であり、3
状態素子の組の回路の該故障シミュレーションを行う場
合に、当該回路の入力を指定する第1種の符号語から、
第2種の符号語の出力を生成する演算を行った後、前記
2重化回路の出力を第1種の符号語に変換して出力する
〔作 用] 本発明の処理方法により、3状態素子の部分とその他と
を分けて処理し、3状態素子の部分以外は論理値Zを扱
えなくてよいので、各故障状態の信号を1ビットで表す
短い符号語を使用し、3状態素子の回路は2重化して各
々に故障状態の半分を分担させて、別の符号語を使用し
てンミュレーションを行い、3状態素子の部分とその他
の部分とのインタフェースでは両符号語間の変換を行う
ようにする。このようにすることによって、3状態素子
の部分についても、その他の部分の符号語の拡張として
同長の符号語を使用できる。但し、2重化するので実効
的に1倍号線に2語を要することになるが、3状態素子
の部分は通常は全論理回路のごく一部に過ぎないので、
他の部分に短い符号語を使用できるメリットの方が大き
く、全体として効率のよい故障シミュレーションを行な
うことができる。
〔実施例〕
第2図(a)は、本発明の故障シミュレーションの対象
となる論理回路の例を示し、At及びA2の部分は3状
態素子を含まない論理回路の部分であり、Bの部分は3
状態素子の回路で、2個の3状態素子g1、g2が出力
端子においてZDOTで示すように、いわゆるドツト結
合されている例である。各3状態素子glとg2は、1
データ入力端子と、1制御入力端子を持つ。
第2図(a)の回路の故障シミュレーションを本発明に
よって行なう場合には、(b)に示すようにこの3状態
素子回路を、3状態素子g1”、g2゛ の回路(回路
B゛とする)と、gl”、g2”の回路(回路B″とす
る)に2重化して、入力端子を並列に接続し、両回路の
出力を組み合わせて各1組の出力にするための疑似回路
としてZou tを設け、その出力をA2に入力するよ
うにする。
この回路の故障シミュレーションを行なうために、例え
ば2故障状態を設けるものとして、AI及びA2の部分
には前記第3図(C)の符号語を使用し、B゛及びB”
の部分の出力には第4図に示す符号語を使用して各信号
の論理値を指定する。
ここで第4図の符号は、第3図(C)と同じビット長で
、論理値Zの状態を表せるようにするために、図示のよ
うに各故障状態の1ビットをZフラグに使用するので、
第3図(C)の方法による符号で挿入できる故障状態の
個数の2分の1の故障状態のみを挿入できる符号になり
、第4図の例では第3図(C)と同じ4ビット長の1語
で1故障状態のみ挿入できるようになる。そこで、前記
のように2重化した回路の各々に故障状態を半分づつ分
担させて、両者で必要な全故障状態をカバーできるよう
にする。
前記のように2重化した回路について、各3状態素子は
第5図(a)のように、制御入力、データ入力の他に、
仮に階層番号入力を持つものとし、制御入力及びデータ
入力については、正常回路の場合に第5図(b)に示す
真理値表に従う出力を発生するものとして処理する。
ここでCはいわゆるバスコンフリクト状態を示す値とし
、この状態はZDOTに信号値0と1とが同時に入力さ
れた場合で、これは対象回路の外部出力に伝播させて、
テスト情報として不適当であることを表示するために設
ける。又Wは第2図(b)のZoutが、入力がZにな
ったとき出力する値として設け、0か1か不定だがテス
ト時の直前状態等で何れかに固定される状態を示してい
る。このC及びWは第3図及び第4図の符号に図示のよ
うに追加して表す。
前記の真理値表によるものとして、第5図(a)の回路
の制御入力及びデータ入力に第3図(C)の符号語によ
る信号値を割り当てて、故障状態を並列処理し、その結
果の出力を第4図の符号語に変換して出力するが、その
場合に階層番号入力の1ビット入力により、階層番号が
Oの回路では奇数番目の故障状態のみ、階層番号が1の
回路では偶数番目の故障状態のみを処理するようにする
第6図は階層番号が0及び1の場合の、制御入力及びデ
ータ入力に対して、論理演算と変換を行なった結果を示
す真理値表の例であり、入力の符号中の*はその部分の
論理値に関わらず出力が定まることを示す。この表の入
力は前記のように第3図の符号語であり、出力は第4図
の符号に変換されている。
第2図(b)の各3状態素子の出力は、ZDOTで結合
されるが、その場合の演算は第7図の真理値表に従う。
この真理値表の入力は前記第6図(a)又は(b)によ
る出力であり、入力、出力ともに第4図の符号語で表さ
れる。
以上の演算により、第2図(b)のB゛及びB”につい
て、各ZDOTの出力が求まると、Zou tでそれら
の2つの出力語を組み合わせて、第3図の1つの符号語
に変換する。その場合の真理値表を第8図に示す。なお
、図で出力値のないa(・・・で示す)は2重化回路の
階層間で正常状態の入力論理値が異なる組み合わせであ
り、このような組み合わせを使用することが無いもので
ある。
〔発明の効果〕
以上の説明から明らかなように本発明によれば、論理回
路の検査のためのテストパターンについて検査能力を評
価するための、故障シミュレーションにおいて、高イン
ピーダンス状態を持つ3状態素子を含む論理回路の故障
シミュレーションを、効率のよい符号化法による符号語
を信号指定に使う並列故障シミュレーションによって行
うことができるので、故障シミュレーションの処理効率
を改善するという著しい工業的効果がある。
【図面の簡単な説明】
第1図は本発明の構成を示す処理の流れ図、第2図は本
発明の回路の2重化を説明する図、第3図は符号化の例
を示す図、 第4図は本発明の符号化の例を示す図、第5図は2重化
3状態素子の入出力の説明図、第6図は2重化3状態素
子の真理値表の図、第7図は2重化3状態素子のZDO
Tの真理値表の図、第8図はZou tの真理値表の図
である。 図において、

Claims (1)

  1. 【特許請求の範囲】 1、3状態素子を含む論理回路の故障シミュレーション
    において、 出力端子で結合された該3状態素子の組ごとに、当該回
    路を2重化して、入力信号を並列に入力するように接続
    し、2出力を有する論理回路を構成し(1)、 所要の故障状態を2分割して、該2重化した回路の各々
    に振り分けて、該回路について所定の演算を実行し(2
    )、 該2出力の該演算結果について、該故障状態を設定した
    側の該回路の出力を、当該2重化回路の出力として所定
    のシミュレーション処理(3)を行うように構成されて
    いることを特徴とする故障シミュレーション処理方法。 2、前記論理回路の、前記3状態素子の組の回路以外の
    部分の回路には、故障シミュレーションのための入出力
    信号を、第1種の符号語によって指定し、 該3状態素子の組の回路には、該入出力信号を該第1種
    の符号語と異なる符号化法の第2種の符号語によって指
    定し、 第1種の符号語は正常状態の信号を2ビットで表し、所
    要の1以上の各故障状態について、該故障状態の信号の
    該正常状態の信号に対する異同を1ビットで表す符号語
    であり、 該3状態素子の組の回路の該故障シミュレーションを行
    う場合に、当該回路の入力を指定する第1種の符号語か
    ら、第2種の符号語の出力を生成する演算を行った後、
    該出力の符号語から決定する前記2重化回路の出力を第
    1種の符号語に変換して出力する、請求項1記載の故障
    シミュレーション処理方法。
JP2218654A 1990-08-20 1990-08-20 故障シミュレーション処理方法 Pending JPH04101236A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2218654A JPH04101236A (ja) 1990-08-20 1990-08-20 故障シミュレーション処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2218654A JPH04101236A (ja) 1990-08-20 1990-08-20 故障シミュレーション処理方法

Publications (1)

Publication Number Publication Date
JPH04101236A true JPH04101236A (ja) 1992-04-02

Family

ID=16723335

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2218654A Pending JPH04101236A (ja) 1990-08-20 1990-08-20 故障シミュレーション処理方法

Country Status (1)

Country Link
JP (1) JPH04101236A (ja)

Similar Documents

Publication Publication Date Title
JPS613400A (ja) チツプ上の高密度メモリを試験する方法と装置
JPH0394183A (ja) 半導体集積回路の試験方法及び回路
KR100962858B1 (ko) 디지털 시스템, 피검사 모듈에서의 에러 탐지 방법 및 패리티 함수를 조합의 설계 프로세스로 구현하는 방법
US20050283690A1 (en) Wrapper serial scan chain functional segmentation
JPH04101236A (ja) 故障シミュレーション処理方法
Vasudevan et al. A technique for modular design of self-checking carry-select adder
US6445205B1 (en) Method of testing integrated circuits
Carroll et al. A method of diagnostic test generation
JP2773148B2 (ja) テスト容易化回路設計方法
JPH01156680A (ja) 論理回路の故障診断方法
JPS60148138A (ja) テスト機能を有する集積回路
JP2792327B2 (ja) 半導体集積回路装置
JPH063420A (ja) 組み合わせ論理回路のテストパタン生成方法
JP2658857B2 (ja) 等価故障抽出方法及び装置
JPH0714392U (ja) 集積回路
US6523049B1 (en) Circuit and method for determining greater than or equal to three out of sixty-six
JPH05322994A (ja) 半導体装置
JPH03189736A (ja) 選択回路の障害検出方式
JPH09127203A (ja) 論理集積回路の故障テスト方法及び論理集積回路
JPH0627774B2 (ja) 故障シミュレーション方法
Busaba et al. A graph coloring based approach for self-checking logic circuit design
JPS61213934A (ja) シフトパス回路
JPH0793994A (ja) 半導体メモリのテストモード用回路
JPH08262110A (ja) 半導体集積回路装置およびその論理回路診断方法
JPH03222199A (ja) 半導体メモリ