JPH04101453A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04101453A JPH04101453A JP2218816A JP21881690A JPH04101453A JP H04101453 A JPH04101453 A JP H04101453A JP 2218816 A JP2218816 A JP 2218816A JP 21881690 A JP21881690 A JP 21881690A JP H04101453 A JPH04101453 A JP H04101453A
- Authority
- JP
- Japan
- Prior art keywords
- film
- titanium
- electrode
- silicon oxide
- ammonia
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 6
- 239000004065 semiconductor Substances 0.000 title claims description 6
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 claims abstract description 34
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 claims abstract description 27
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims abstract description 24
- 229910021341 titanium silicide Inorganic materials 0.000 claims abstract description 23
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 claims abstract description 22
- 239000010936 titanium Substances 0.000 claims abstract description 22
- 229910052719 titanium Inorganic materials 0.000 claims abstract description 22
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 19
- 229910052814 silicon oxide Inorganic materials 0.000 claims abstract description 19
- 229910021529 ammonia Inorganic materials 0.000 claims abstract description 17
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 16
- 229920005591 polysilicon Polymers 0.000 claims abstract description 16
- 238000010438 heat treatment Methods 0.000 claims abstract description 15
- 229910052757 nitrogen Inorganic materials 0.000 claims abstract description 12
- MHAJPDPJQMAIIY-UHFFFAOYSA-N Hydrogen peroxide Chemical compound OO MHAJPDPJQMAIIY-UHFFFAOYSA-N 0.000 claims abstract description 10
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000005121 nitriding Methods 0.000 claims abstract description 7
- 238000000034 method Methods 0.000 claims description 9
- 238000000151 deposition Methods 0.000 claims description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 7
- 229910052710 silicon Inorganic materials 0.000 abstract description 7
- 239000010703 silicon Substances 0.000 abstract description 7
- 239000007789 gas Substances 0.000 abstract description 4
- 229910004481 Ta2O3 Inorganic materials 0.000 abstract description 2
- 238000010276 construction Methods 0.000 abstract 1
- 238000009413 insulation Methods 0.000 abstract 1
- 239000003990 capacitor Substances 0.000 description 13
- 229910052581 Si3N4 Inorganic materials 0.000 description 4
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000004767 nitrides Chemical class 0.000 description 3
- 229920002120 photoresistant polymer Polymers 0.000 description 3
- 238000004544 sputter deposition Methods 0.000 description 3
- PBCFLUZVCVVTBY-UHFFFAOYSA-N tantalum pentoxide Inorganic materials O=[Ta](=O)O[Ta](=O)=O PBCFLUZVCVVTBY-UHFFFAOYSA-N 0.000 description 3
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- CJNBYAVZURUTKZ-UHFFFAOYSA-N hafnium(IV) oxide Inorganic materials O=[Hf]=O CJNBYAVZURUTKZ-UHFFFAOYSA-N 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021332 silicide Inorganic materials 0.000 description 1
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、半導体装置の製造方法に関し、特に窒化チタ
ン膜上に容量絶縁膜かある容量部の形成方法に関する。
ン膜上に容量絶縁膜かある容量部の形成方法に関する。
ポリシリコン膜の第１電極、窒化チタン膜、容量絶縁膜
及び第２の電極からなる容量部をもつ半導体装置の製造
方法の従来技術を第３図を用いて説明する。
及び第２の電極からなる容量部をもつ半導体装置の製造
方法の従来技術を第３図を用いて説明する。
まず、基板上にポリシリコン膜の第１の電極３を形成後
（第３図（ａ））、次に第１の電極３」二に、窒化チタ
ン膜４４をスパッタあるいはＣＶＤ法等で形成する（第
３図（１）））。そして、フォトレジストを用いてエツ
チングでパターニングを行う（第３図（Ｃ）〉。窒化チ
タン膜４４上に、容量絶縁膜５及び第２の電［６を形成
して、容量部を形成する（第３図（ｄ））。なお、窒化
チタン膜上に容量絶縁膜を形成する理由は、窒化シリコ
ン膜あるいはＴａ２ ｏ５．ＨｆＯ２等の金属酸化膜を
容量絶縁膜としてポリシリコン膜上に直接形成すると、
ポリシリコン膜と容量絶縁膜との間に酸化シリコン膜か
形成されるので、窒化チタン膜上に容量絶縁膜を設ける
ことで酸化シリコン膜の形成を防ぎ、酸化シリコン膜の
存在による容量値の低下を防止するためである。
（第３図（ａ））、次に第１の電極３」二に、窒化チタ
ン膜４４をスパッタあるいはＣＶＤ法等で形成する（第
３図（１）））。そして、フォトレジストを用いてエツ
チングでパターニングを行う（第３図（Ｃ）〉。窒化チ
タン膜４４上に、容量絶縁膜５及び第２の電［６を形成
して、容量部を形成する（第３図（ｄ））。なお、窒化
チタン膜上に容量絶縁膜を形成する理由は、窒化シリコ
ン膜あるいはＴａ２ ｏ５．ＨｆＯ２等の金属酸化膜を
容量絶縁膜としてポリシリコン膜上に直接形成すると、
ポリシリコン膜と容量絶縁膜との間に酸化シリコン膜か
形成されるので、窒化チタン膜上に容量絶縁膜を設ける
ことで酸化シリコン膜の形成を防ぎ、酸化シリコン膜の
存在による容量値の低下を防止するためである。
上述した従来の半導体装置の製造方法は、窒化チタン膜
をフォトレジストを用いてエラチンつて゛パターニング
を行うために、第１の電極間の間隔が０．８μｍ以下の
微細構造になると、パターニングが困難になり、１６Ｍ
ビット以上のＤＲＡＭ等に用いるのはむずかしいという
問題点がある。
をフォトレジストを用いてエラチンつて゛パターニング
を行うために、第１の電極間の間隔が０．８μｍ以下の
微細構造になると、パターニングが困難になり、１６Ｍ
ビット以上のＤＲＡＭ等に用いるのはむずかしいという
問題点がある。
本発明の半導体装置の製造方法は、コンタクト孔を有す
る酸化シリコン膜を表面に有する基板上にポリシリコン
膜からなる第１の電極を形成する工程、チタン膜を被着
したのち、窒素あるいはアンモニアを含む雰囲気中で熱
処理を行って、前記第１の電極上のチタン膜を主として
チタンシリサイド化し、かつ前記酸化シリコン膜上のチ
タン膜を窒化チタン化する工程、前記酸化シリコン膜上
の窒化チタン膜をアンモニアと過酸化水素を含む溶液を
用いて除去する工程、前記第１の電極上のチタンシリサ
イド膜を窒素あるいはアンモニアを含む雰囲気中で熱処
理で窒化する工程、該チタンシリサイドの窒化処理膜上
に容量絶縁膜を形成する工程及び第２の電極を形成する
工程を含むというものである。
る酸化シリコン膜を表面に有する基板上にポリシリコン
膜からなる第１の電極を形成する工程、チタン膜を被着
したのち、窒素あるいはアンモニアを含む雰囲気中で熱
処理を行って、前記第１の電極上のチタン膜を主として
チタンシリサイド化し、かつ前記酸化シリコン膜上のチ
タン膜を窒化チタン化する工程、前記酸化シリコン膜上
の窒化チタン膜をアンモニアと過酸化水素を含む溶液を
用いて除去する工程、前記第１の電極上のチタンシリサ
イド膜を窒素あるいはアンモニアを含む雰囲気中で熱処
理で窒化する工程、該チタンシリサイドの窒化処理膜上
に容量絶縁膜を形成する工程及び第２の電極を形成する
工程を含むというものである。
次に本発明について図面を参照して説明する。
第１図（ａ＞〜（ｇ）は、本発明の一実施例の手順を示
す容量部の工程順断面図である。
す容量部の工程順断面図である。
ます、第１図（ａ）に示すように、シリコン基板コ−の
面にコンタクト孔を有する酸化シリコン膜を設けてなる
基板上にポリシリコン膜の第１の電極３を形成する。
面にコンタクト孔を有する酸化シリコン膜を設けてなる
基板上にポリシリコン膜の第１の電極３を形成する。
次に、第１図（ｂ）に示すように、第１の電極３上に、
厚さ２０〜１１００ｎのチタン膜４をスパッタあるいは
ＣＶＤ法等で形成する。
厚さ２０〜１１００ｎのチタン膜４をスパッタあるいは
ＣＶＤ法等で形成する。
次に、第１図（Ｃ）に示すように、窒素、アンモニア又
は窒素とアンモニアの混合ガス雰囲気中で、５００〜７
００℃て熱処理を行なう。第１の電極３上のチタン膜は
主としてチタンシリサイド膜４２になり、酸化シリコン
膜２上のチタン膜は窒化チタン膜４１になる。
は窒素とアンモニアの混合ガス雰囲気中で、５００〜７
００℃て熱処理を行なう。第１の電極３上のチタン膜は
主としてチタンシリサイド膜４２になり、酸化シリコン
膜２上のチタン膜は窒化チタン膜４１になる。
次に、第１図（ｄ）に示すように、アンモニアと過酸化
水素を含む溶液中に侵して、窒化チタン膜４］を選択的
に除去する。このとき、チタンシリサイド膜４２に形成
されていた若干の窒化チタンも除去される。
水素を含む溶液中に侵して、窒化チタン膜４］を選択的
に除去する。このとき、チタンシリサイド膜４２に形成
されていた若干の窒化チタンも除去される。
そして、第１図（ｅ）に示すように、窒素、アンモニア
又は窒素とアンモニアの混合ガス雰囲気中で、８００〜
１０００℃の温度で熱処理を行い、チタンシリサイド膜
４２を窒化処理する。シリコンよりチタンの方がはるか
に窒化され易いので、窒化チタンを主成分とし、シリコ
ン及び若干の窒化シリコンを含むチタンシリサイドの窒
化処理膜４３か形成される。特に、窒化処理膜４３の表
面部はほとんど窒化シリコン膜と考えられる。
又は窒素とアンモニアの混合ガス雰囲気中で、８００〜
１０００℃の温度で熱処理を行い、チタンシリサイド膜
４２を窒化処理する。シリコンよりチタンの方がはるか
に窒化され易いので、窒化チタンを主成分とし、シリコ
ン及び若干の窒化シリコンを含むチタンシリサイドの窒
化処理膜４３か形成される。特に、窒化処理膜４３の表
面部はほとんど窒化シリコン膜と考えられる。
この熱処理は炉によってもよいし、ランプアニラーによ
ってもよい。
ってもよい。
次に、第１図（ｆ）に示すように、厚さ５〜５０ｎｍの
Ｔａ２Ｏ３膜をスパッタ、ＣＶＤ等の方法を用いて、形
成して容量絶縁膜５とする。最後に、第１図（ｇ）に示
すように、第２の電極６を形成して、容量部の形成を完
了する。
Ｔａ２Ｏ３膜をスパッタ、ＣＶＤ等の方法を用いて、形
成して容量絶縁膜５とする。最後に、第１図（ｇ）に示
すように、第２の電極６を形成して、容量部の形成を完
了する。
Ｔａ２０５とポリシリコンとが直接接触しないので、従
来例と同様に酸化シリコン膜の形成を阻止できる。又、
フォトレジストを用いずに、窒化チタン膜をポリシリコ
ン膜の第１の電極上に自己整合的に形成できるので、目
合せマージンの分だけ、容量部を高密度に集積すること
ができる。
来例と同様に酸化シリコン膜の形成を阻止できる。又、
フォトレジストを用いずに、窒化チタン膜をポリシリコ
ン膜の第１の電極上に自己整合的に形成できるので、目
合せマージンの分だけ、容量部を高密度に集積すること
ができる。
第２図（ａ）〜（ｆ）は、本発明の応用例の手順を示す
容量部の工程順断面図である。
容量部の工程順断面図である。
本応用例では、シリコン基板に溝に形成し、溝部に容量
を形成する場合に本発明を適用したものである。シリコ
ン基板１に溝を形成し、溝内部に酸化シリコン膜２及び
ポリシリコンの第１の電極３を形成する（第２図（ａ）
）。次に第１電極３上に、チタン膜４を厚さ２０〜］、
ＯＯｎｍ、 ＣＶＤ法等で形成する（第２図（ｂ））
。次に、窒素、アンモニア、又はそれらの混合カス雰囲
気中で５００〜７００°Ｃて熱処理を行い、第１の電極
上のチタン膜を主としてチタンシリサイド膜４２上に、
酸化シリコン膜２上のチタンを窒化チタン膜４１にする
（第２図（Ｃ））。次に、アンモニアと過酸化水素を含
む溶液中に侵して、窒化チタン膜４１を選択的に除去す
る（第２図（ｄ〉）。
を形成する場合に本発明を適用したものである。シリコ
ン基板１に溝を形成し、溝内部に酸化シリコン膜２及び
ポリシリコンの第１の電極３を形成する（第２図（ａ）
）。次に第１電極３上に、チタン膜４を厚さ２０〜］、
ＯＯｎｍ、 ＣＶＤ法等で形成する（第２図（ｂ））
。次に、窒素、アンモニア、又はそれらの混合カス雰囲
気中で５００〜７００°Ｃて熱処理を行い、第１の電極
上のチタン膜を主としてチタンシリサイド膜４２上に、
酸化シリコン膜２上のチタンを窒化チタン膜４１にする
（第２図（Ｃ））。次に、アンモニアと過酸化水素を含
む溶液中に侵して、窒化チタン膜４１を選択的に除去す
る（第２図（ｄ〉）。
そして、窒素、アンモニア又はそれらの混合カス雰囲気
中で、８００〜１１００°Ｃの温度で熱処理を行い、チ
タンシリサイド膜４２を窒化して、窒化処理膜４３を形
成する（第２図（ｅ））。この場合の熱処理は、拡散炉
あるいはランプアニーラ−等のいずれで行ってもよい。
中で、８００〜１１００°Ｃの温度で熱処理を行い、チ
タンシリサイド膜４２を窒化して、窒化処理膜４３を形
成する（第２図（ｅ））。この場合の熱処理は、拡散炉
あるいはランプアニーラ−等のいずれで行ってもよい。
次に、容量絶縁膜のＴａ２０５を厚さ５〜５００ｍ、Ｃ
ＶＤ等の方法で形成し、最後にポリシリコン膜の第２の
電極６を形成して、容量部を形成する（第２図（ｆ））
。
ＶＤ等の方法で形成し、最後にポリシリコン膜の第２の
電極６を形成して、容量部を形成する（第２図（ｆ））
。
以上、説明したように、本発明は、溝容量の形成に適用
できる。このように、第コの電極の下地の形状は、特に
限定されるわけではない。
できる。このように、第コの電極の下地の形状は、特に
限定されるわけではない。
なお、以上の説明では、容量絶縁膜としてＴａ２Ｏ，を
用いたが、他の金属酸化膜あるいは窒化シリコン膜を用
いてもよい。また第２の電極は、ポリシリコン膜以外に
も、シリサイド膜、ポリサイド膜、高融点金属膜を用い
るのも自由である。
用いたが、他の金属酸化膜あるいは窒化シリコン膜を用
いてもよい。また第２の電極は、ポリシリコン膜以外に
も、シリサイド膜、ポリサイド膜、高融点金属膜を用い
るのも自由である。
さらに、第１の電極上のチタンシリサイド膜を窒化する
場合、チタンシリサイド膜を完全に窒化しないで、チタ
ンシリサイド膜の表面のみを窒化しても、本発明の効果
は変わらない。
場合、チタンシリサイド膜を完全に窒化しないで、チタ
ンシリサイド膜の表面のみを窒化しても、本発明の効果
は変わらない。
以上説明したように本発明は、ポリシリコン膜の第１の
電極上に、チタン膜を形成し、熱処理を行い、ポリシリ
コン膜上のチタン膜をチタンシリサイＩ・化しかつ酸化
シリコン膜上のチタン膜を窒化チタン化したのちその窒
化チタン膜を除去し、さらに熱処理を行ってチタンシリ
サイドを窒化することにより、第１の電極上に選択的自
己整合的に窒化チタンを少なくとも主成分とする膜を形
成することができるので、容量を高密度に集積できる効
果がある。
電極上に、チタン膜を形成し、熱処理を行い、ポリシリ
コン膜上のチタン膜をチタンシリサイＩ・化しかつ酸化
シリコン膜上のチタン膜を窒化チタン化したのちその窒
化チタン膜を除去し、さらに熱処理を行ってチタンシリ
サイドを窒化することにより、第１の電極上に選択的自
己整合的に窒化チタンを少なくとも主成分とする膜を形
成することができるので、容量を高密度に集積できる効
果がある。
第１−図（ａ）〜（ｇ）は、本発明の一実施例を示す工
程順断面図、第２図（ａ）〜（ｆ＞は、本発明応用例を
示ず工程順断面図、第３図（ａ）〜（ｄ）は、従来例を
示す工程順断面図である。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・第１−の電極、４・・・チタン膜、４１・・・窒化
チタン膜、４２・・・チタンシリサイド膜、４３・・・
窒化処理膜、４４・・・窒化チタン膜、５・・・容量絶
縁膜、６・・・第２の電極。
程順断面図、第２図（ａ）〜（ｆ＞は、本発明応用例を
示ず工程順断面図、第３図（ａ）〜（ｄ）は、従来例を
示す工程順断面図である。 １・・・シリコン基板、２・・・酸化シリコン膜、３・
・・第１−の電極、４・・・チタン膜、４１・・・窒化
チタン膜、４２・・・チタンシリサイド膜、４３・・・
窒化処理膜、４４・・・窒化チタン膜、５・・・容量絶
縁膜、６・・・第２の電極。
Claims (1)
- コンタクト孔を有する酸化シリコン膜を表面に有する基
板上にポリシリコン膜からなる第１の電極を形成する工
程、チタン膜を被着したのち、窒素あるいはアンモニア
を含む雰囲気中で熱処理を行って、前記第１の電極上の
チタン膜を主としてチタンシリサイド化し、かつ前記酸
化シリコン膜上のチタン膜を窒化チタン化する工程、前
記酸化シリコン膜上の窒化チタン膜をアンモニアと過酸
化水素を含む溶液を用いて除去する工程、前記第１の電
極上のチタンシリサイド膜を窒素あるいはアンモニアを
含む雰囲気中で熱処理で窒化する工程、該チタンシリサ
イドの窒化処理膜上に容量絶縁膜を形成する工程及び第
２の電極を形成する工程を含むことを特徴とする半導体
装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2218816A JP2982254B2 (ja) | 1990-08-20 | 1990-08-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2218816A JP2982254B2 (ja) | 1990-08-20 | 1990-08-20 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04101453A true JPH04101453A (ja) | 1992-04-02 |
| JP2982254B2 JP2982254B2 (ja) | 1999-11-22 |
Family
ID=16725797
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2218816A Expired - Lifetime JP2982254B2 (ja) | 1990-08-20 | 1990-08-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2982254B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5466964A (en) * | 1992-09-07 | 1995-11-14 | Nec Corporation | Semiconductor device capable of increasing reliability |
| US5530279A (en) * | 1993-03-17 | 1996-06-25 | Nec Corporation | Thin film capacitor with small leakage current and method for fabricating the same |
| US5956595A (en) * | 1996-07-15 | 1999-09-21 | Nec Corporation | Method of fabricating a semiconductor integrated circuit having a capacitor with lower electrode comprising titanium nitride |
| US6201281B1 (en) | 1993-07-07 | 2001-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| US6455875B2 (en) | 1992-10-09 | 2002-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having enhanced field mobility |
| US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
-
1990
- 1990-08-20 JP JP2218816A patent/JP2982254B2/ja not_active Expired - Lifetime
Cited By (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5548157A (en) * | 1992-09-07 | 1996-08-20 | Nec Corporation | Semiconductor device capable of increasing reliability |
| US5466964A (en) * | 1992-09-07 | 1995-11-14 | Nec Corporation | Semiconductor device capable of increasing reliability |
| US6790749B2 (en) | 1992-10-09 | 2004-09-14 | Semiconductor Energy Laboratory Co., Ltd. | Method of manufacturing a semiconductor device |
| US8017506B2 (en) | 1992-10-09 | 2011-09-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7723788B2 (en) | 1992-10-09 | 2010-05-25 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US7602020B2 (en) | 1992-10-09 | 2009-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for forming the same |
| US6455875B2 (en) | 1992-10-09 | 2002-09-24 | Semiconductor Energy Laboratory Co., Ltd. | Thin film transistor having enhanced field mobility |
| US6624477B1 (en) | 1992-10-09 | 2003-09-23 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing the same |
| US7109108B2 (en) | 1992-10-09 | 2006-09-19 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device having metal silicide |
| US5530279A (en) * | 1993-03-17 | 1996-06-25 | Nec Corporation | Thin film capacitor with small leakage current and method for fabricating the same |
| US5670408A (en) * | 1993-03-17 | 1997-09-23 | Nec Corporation | Thin film capacitor with small leakage current and method for fabricating the same |
| US6569719B2 (en) | 1993-07-07 | 2003-05-27 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| US6784453B2 (en) | 1993-07-07 | 2004-08-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| US6201281B1 (en) | 1993-07-07 | 2001-03-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for producing the same |
| KR100299602B1 (ko) * | 1996-07-15 | 2001-10-26 | 가네꼬 히사시 | 반도체장치제조방법 |
| US5956595A (en) * | 1996-07-15 | 1999-09-21 | Nec Corporation | Method of fabricating a semiconductor integrated circuit having a capacitor with lower electrode comprising titanium nitride |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2982254B2 (ja) | 1999-11-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5985730A (en) | Method of forming a capacitor of a semiconductor device | |
| JP3887433B2 (ja) | 半導体装置のキャパシタの形成方法 | |
| JPS6410107B2 (ja) | ||
| JPH08222712A (ja) | キャパシタおよびその製造方法 | |
| US20030029839A1 (en) | Method of reducing wet etch rate of silicon nitride | |
| JPH05167008A (ja) | 半導体素子の製造方法 | |
| JPH04101453A (ja) | 半導体装置の製造方法 | |
| KR100234379B1 (ko) | 비트라인의 산화를 방지하기 위한 반도체 메모리장치의 제조방법 | |
| JP2002124649A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPH11186525A (ja) | キャパシタを含む半導体装置及びその製造方法 | |
| JP3127866B2 (ja) | 半導体素子の製造方法 | |
| KR100451501B1 (ko) | 반도체메모리소자의캐패시터형성방법 | |
| JP2000106398A (ja) | 集積回路中のコンタクト及びその製法 | |
| JPH07263574A (ja) | 半導体装置 | |
| KR100282425B1 (ko) | 캐패시터의제조방법 | |
| JPH0567751A (ja) | 半導体装置の製造方法 | |
| KR950030397A (ko) | 반도체 소자의 캐패시터 형성방법 | |
| JP2739593B2 (ja) | 半導体装置の製造法 | |
| JP3196373B2 (ja) | 半導体装置の製造方法 | |
| KR20020050487A (ko) | 커패시터 및 그의 제조방법 | |
| JPH07263573A (ja) | 半導体装置及びその製造方法 | |
| JPH0758295A (ja) | キャパシタ及びその製造方法 | |
| KR100421044B1 (ko) | 반도체 메모리 소자의 커패시터 제조 방법 | |
| JPH03155128A (ja) | 半導体装置の製造方法 | |
| JPH04134856A (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080924 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090924 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100924 Year of fee payment: 11 |
|
| EXPY | Cancellation because of completion of term |