JPH04101463A - 半導体不揮発性メモリの製造方法 - Google Patents
半導体不揮発性メモリの製造方法Info
- Publication number
- JPH04101463A JPH04101463A JP21978690A JP21978690A JPH04101463A JP H04101463 A JPH04101463 A JP H04101463A JP 21978690 A JP21978690 A JP 21978690A JP 21978690 A JP21978690 A JP 21978690A JP H04101463 A JPH04101463 A JP H04101463A
- Authority
- JP
- Japan
- Prior art keywords
- gate electrode
- insulating film
- polycrystalline silicon
- silicon
- control gate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Non-Volatile Memory (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、電気的書き込み・消去が可能な半導体不揮発
性メモリ、ずなわち、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃ
ａｌ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ
Ｒｅａｄ ＯｎｌｙＭｅｍｏｒｙ ）、特に電気的−括
消去型（フラッシュ型）ＥＥＰＲＯＭにおけるメモリセ
ルの製造方法に関する。
性メモリ、ずなわち、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃ
ａｌ Ｅｒａｓａｂｌｅ Ｐｒｏｇｒａｍｍａｂｌｅ
Ｒｅａｄ ＯｎｌｙＭｅｍｏｒｙ ）、特に電気的−括
消去型（フラッシュ型）ＥＥＰＲＯＭにおけるメモリセ
ルの製造方法に関する。
本発明は、多結晶シリコン電極上のシリコン酸化膜とシ
リコン窒化膜からなる積層構造絶縁膜を消去絶縁膜とし
て用いる、電気的書き込み・消去が可能な半導体不揮発
性メモリにおいて、フローティングゲート電極として用
いられている、前記多結晶シリコン電極の急峻な段差を
利用して、ステップカバレッジの悪い金属を堆積するこ
とでコントロールゲート電極とイレーズゲート電極を一
度に形成することにより、メモリセルの高集積化の実現
可能とした。
リコン窒化膜からなる積層構造絶縁膜を消去絶縁膜とし
て用いる、電気的書き込み・消去が可能な半導体不揮発
性メモリにおいて、フローティングゲート電極として用
いられている、前記多結晶シリコン電極の急峻な段差を
利用して、ステップカバレッジの悪い金属を堆積するこ
とでコントロールゲート電極とイレーズゲート電極を一
度に形成することにより、メモリセルの高集積化の実現
可能とした。
第２図は、従来のフラノンユＥＥＰＲＯＭのメモリセル
の断面構造図である。このメモリセルでは、例えばＰ型
シリコンからなる半導体基板１０１の表面部分に、隣接
するメモリセル同士を電気的に分離するために、フィー
ルド絶縁膜１０２が形成されている。そして、フィール
ド絶縁膜１０２に囲まれた半導体基板１の能動領域上に
、Ｎ゛型のソース・トレイン領域（図示せず）設けられ
ており、このソース ドレイン領域に挟まれた領域上に
、シリコン酸化膜のゲート絶縁膜１０３が形成されてい
る。そして、このゲート絶縁膜１０３を介して多結晶シ
リコンからなるフローティングデー１−電極１０４が設
けられている。また、フィールド絶縁膜】０２上には多
結晶シリコンからなるイレーズゲート電極１０５が形成
され、フローティングゲート電極１０４の端部に、多結
晶シリコン熱酸化膜１０６と化学気相成長（ＬＰＧＶＤ
）法によるシリコン窒化膜１０７．そしてシリコン窒化
膜１０７の熱酸化により形成されるシリコン酸化膜１０
８からなる、消去用絶縁膜として形成された三層構造絶
縁膜１０９を介して対向するように接している。さらに
フローティングゲート電極１０４上に、容量絶縁膜１１
０を介して多結晶シリコンからなるコントロールゲート
電極１１１が設けられている。
の断面構造図である。このメモリセルでは、例えばＰ型
シリコンからなる半導体基板１０１の表面部分に、隣接
するメモリセル同士を電気的に分離するために、フィー
ルド絶縁膜１０２が形成されている。そして、フィール
ド絶縁膜１０２に囲まれた半導体基板１の能動領域上に
、Ｎ゛型のソース・トレイン領域（図示せず）設けられ
ており、このソース ドレイン領域に挟まれた領域上に
、シリコン酸化膜のゲート絶縁膜１０３が形成されてい
る。そして、このゲート絶縁膜１０３を介して多結晶シ
リコンからなるフローティングデー１−電極１０４が設
けられている。また、フィールド絶縁膜】０２上には多
結晶シリコンからなるイレーズゲート電極１０５が形成
され、フローティングゲート電極１０４の端部に、多結
晶シリコン熱酸化膜１０６と化学気相成長（ＬＰＧＶＤ
）法によるシリコン窒化膜１０７．そしてシリコン窒化
膜１０７の熱酸化により形成されるシリコン酸化膜１０
８からなる、消去用絶縁膜として形成された三層構造絶
縁膜１０９を介して対向するように接している。さらに
フローティングゲート電極１０４上に、容量絶縁膜１１
０を介して多結晶シリコンからなるコントロールゲート
電極１１１が設けられている。
上記で述べたように、従来のフラッシュＥＥＰＲＯＭに
おいて、多結晶シリコンからなるコントロールゲート電
極とイレーズゲート電極をフォトエツチング工程により
形成された場合、フォト工程のずれ、エツチング工程の
ばらつきを考慮して設計されるため、メモリの高集積化
が難しいという課題があった。
おいて、多結晶シリコンからなるコントロールゲート電
極とイレーズゲート電極をフォトエツチング工程により
形成された場合、フォト工程のずれ、エツチング工程の
ばらつきを考慮して設計されるため、メモリの高集積化
が難しいという課題があった。
以上の課題を解決するために、本発明ではフローティン
グゲート電極としての多結晶シリコンの急峻な段差を利
用して、ステップカバレッジの悪い金属を堆積すること
により、コントロールゲート極とイレーズゲ−１・電極
を一度に形成した。
グゲート電極としての多結晶シリコンの急峻な段差を利
用して、ステップカバレッジの悪い金属を堆積すること
により、コントロールゲート極とイレーズゲ−１・電極
を一度に形成した。
上記のごとく、フローティングゲート電極としての多結
晶シリコン上において、電荷の消去を行う場合、高集積
化に大きく寄与する要因として、コントロールゲート電
極とイレーズゲート電極の形成方法がある。従来のよう
に、フォトエツチング工程を用いると、フォト工程のず
れ、エツチング工程のばらつき等を考慮しなければなら
ない。
晶シリコン上において、電荷の消去を行う場合、高集積
化に大きく寄与する要因として、コントロールゲート電
極とイレーズゲート電極の形成方法がある。従来のよう
に、フォトエツチング工程を用いると、フォト工程のず
れ、エツチング工程のばらつき等を考慮しなければなら
ない。
そのため、半導体素子微細化の際に問題となる段差を逆
用することにする。すなわち、あらかしめ、コントロー
ルゲートとイレーズゲートが形成される領域に大きな段
差を設けておく。次に、この段差をカバーできない程度
にステップカバレッジの悪い金属を堆積させる。すると
、コントロールゲートとイレーズゲートは、段差の上下
で段切れを起こすので、フォトエツチング工程を用いる
ことにより、はるかに狭い間隔で分離・形成することが
可能である。
用することにする。すなわち、あらかしめ、コントロー
ルゲートとイレーズゲートが形成される領域に大きな段
差を設けておく。次に、この段差をカバーできない程度
にステップカバレッジの悪い金属を堆積させる。すると
、コントロールゲートとイレーズゲートは、段差の上下
で段切れを起こすので、フォトエツチング工程を用いる
ことにより、はるかに狭い間隔で分離・形成することが
可能である。
以下に、本発明の実施例を図面に基づいて詳細に説明す
る。第１図は、本発明に係るフラッシュＥＥＦＲＯＭの
メモリセルのチャネル幅方向からみた時の形成工程を示
した図である。
る。第１図は、本発明に係るフラッシュＥＥＦＲＯＭの
メモリセルのチャネル幅方向からみた時の形成工程を示
した図である。
まず始めに、例えばＰ型シリコンからなる半導体基板１
の表面部分に、隣接するメモリセル同士を電気的に分離
するために、フィールド絶縁膜２が形成されている（第
１図（Ａｔ）。この時、このフィールド絶縁膜２のバー
ズビークの傾斜は、フローイングゲートの多結晶シリコ
ンでは段切れが起こらないが、後のコントロールゲート
・イレーズゲートを形成するステップカバレッジの悪い
金属では段切れを起こすような角度をもっていることが
必要である。
の表面部分に、隣接するメモリセル同士を電気的に分離
するために、フィールド絶縁膜２が形成されている（第
１図（Ａｔ）。この時、このフィールド絶縁膜２のバー
ズビークの傾斜は、フローイングゲートの多結晶シリコ
ンでは段切れが起こらないが、後のコントロールゲート
・イレーズゲートを形成するステップカバレッジの悪い
金属では段切れを起こすような角度をもっていることが
必要である。
そして、フィールド絶縁膜２に囲まれた半導体基板１の
能動領域上に、Ｎ゛型のソース・ドレイン領域（図示せ
ず）設けられており、このソース・ドレイン領域に挟ま
れた領域上に、シリコン酸化膜のゲート絶縁膜３が形成
されている。そして、このゲート絶縁膜３を介して多結
晶シリコンからなるフローティングゲート電極４が設け
られている（第１図０）６ また、フローティングゲート電極４をフォトエツチング
工程によりパターニングした後、多結晶シリコンの熱酸
化により形成される薄い第１のシリコン酸化膜５を形成
する。さらに、ＬＰＣＶＤ法により薄いシリコン窒化膜
６を堆積する。そして、この薄いシリコン窒化膜６を熱
酸化して薄い第２のシリコン酸化膜７を形成する（第１
図（０）。
能動領域上に、Ｎ゛型のソース・ドレイン領域（図示せ
ず）設けられており、このソース・ドレイン領域に挟ま
れた領域上に、シリコン酸化膜のゲート絶縁膜３が形成
されている。そして、このゲート絶縁膜３を介して多結
晶シリコンからなるフローティングゲート電極４が設け
られている（第１図０）６ また、フローティングゲート電極４をフォトエツチング
工程によりパターニングした後、多結晶シリコンの熱酸
化により形成される薄い第１のシリコン酸化膜５を形成
する。さらに、ＬＰＣＶＤ法により薄いシリコン窒化膜
６を堆積する。そして、この薄いシリコン窒化膜６を熱
酸化して薄い第２のシリコン酸化膜７を形成する（第１
図（０）。
さらに、金属スパッタ法、もしくは金属ＣＶＤ法を用い
て、ステノプ力ハレノジの悪い金属、たとえばアルミニ
ウムを堆積し、前記フローティングゲート電極４上に容
量絶縁膜８を介して、大きな面積の領域上にコントロー
ルゲート電極９を、小さな面積の領域上にイレーズゲー
ト電極１０を作成する（第１図０）。
て、ステノプ力ハレノジの悪い金属、たとえばアルミニ
ウムを堆積し、前記フローティングゲート電極４上に容
量絶縁膜８を介して、大きな面積の領域上にコントロー
ルゲート電極９を、小さな面積の領域上にイレーズゲー
ト電極１０を作成する（第１図０）。
本実施例では、ステノプ力ハレソジの悪い金属として、
アルミニウムを挙げたが、その場合、層間絶縁膜はアル
ミニウムの融点を越えずに形成できる膜、たとえばＰ
Ｉ Ｑ、 Ｋａｐｔｏｎ（（ｌｕｐｏｎｔ）を用いなけ
ればならない。
アルミニウムを挙げたが、その場合、層間絶縁膜はアル
ミニウムの融点を越えずに形成できる膜、たとえばＰ
Ｉ Ｑ、 Ｋａｐｔｏｎ（（ｌｕｐｏｎｔ）を用いなけ
ればならない。
以上の説明したように、あらかじめコントロールゲート
とイレーズゲートが形成される領域に大きな段差を設け
ておくことにより、この段差をカバーできない程度にス
テンプカバレソジの悪い金属を堆積させる。すると、コ
ントロールゲートとイレーズゲ−１・は、段差の上下で
段切れを起こすので、フォトエソチング工程を用いるこ
とにより、はるかに狭い間隔で分離・形成することが可
能であり、高集積化が実現できる。
とイレーズゲートが形成される領域に大きな段差を設け
ておくことにより、この段差をカバーできない程度にス
テンプカバレソジの悪い金属を堆積させる。すると、コ
ントロールゲートとイレーズゲ−１・は、段差の上下で
段切れを起こすので、フォトエソチング工程を用いるこ
とにより、はるかに狭い間隔で分離・形成することが可
能であり、高集積化が実現できる。
第１図は本発明に係るフラッシュＥＥＦＲＯＭのメモリ
セルの形成工程を示した図である。第２図は従来のフラ
ッシュＥＥＰＲＯＭのメモリセルの断面構造図である。 半導体基板 フィールドｉ１１！ｌ縁膜 ゲート絶縁膜 フローティングゲート電極 第１の薄いシリコン酸化膜 薄いシリコン窒化膜 ・第２の薄いシリコン酸化膜 ８・・・容量絶縁膜 ９・・・コントロールゲート電極 ］０・・・イレーズゲート電極 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助
セルの形成工程を示した図である。第２図は従来のフラ
ッシュＥＥＰＲＯＭのメモリセルの断面構造図である。 半導体基板 フィールドｉ１１！ｌ縁膜 ゲート絶縁膜 フローティングゲート電極 第１の薄いシリコン酸化膜 薄いシリコン窒化膜 ・第２の薄いシリコン酸化膜 ８・・・容量絶縁膜 ９・・・コントロールゲート電極 ］０・・・イレーズゲート電極 以上 出願人 セイコー電子工業株式会社 代理人 弁理士 林 敬 之 助
Claims (1)
- 【特許請求の範囲】 多結晶シリコンからなる電極上で不揮発性の情報として
の電荷のやりとりを行うために設けられた絶縁膜が、シ
リコン酸化膜およびシリコン窒化膜からなる積層構造絶
縁膜で構成されている半導体不揮発性メモリにおいて、 前記多結晶シリコン電極の急峻な段差を利用し、ステッ
プカバレッジの悪い金属を堆積させることで、前記多結
晶シリコンからなるフローティングゲート電極の電位を
引き上げるコントロールゲート電極と、電荷の消去を行
うイレーズゲートを同時に形成することを特徴とする、
半導体不揮発性メモリの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21978690A JPH04101463A (ja) | 1990-08-21 | 1990-08-21 | 半導体不揮発性メモリの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21978690A JPH04101463A (ja) | 1990-08-21 | 1990-08-21 | 半導体不揮発性メモリの製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04101463A true JPH04101463A (ja) | 1992-04-02 |
Family
ID=16740993
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21978690A Pending JPH04101463A (ja) | 1990-08-21 | 1990-08-21 | 半導体不揮発性メモリの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04101463A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326972A (ja) * | 1992-05-15 | 1993-12-10 | Matsushita Electric Works Ltd | 不揮発性電子メモリ装置 |
| US6414352B2 (en) * | 1997-09-11 | 2002-07-02 | Nec Corporation | Semiconductor device having an electronically insulating layer including a nitride layer |
-
1990
- 1990-08-21 JP JP21978690A patent/JPH04101463A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05326972A (ja) * | 1992-05-15 | 1993-12-10 | Matsushita Electric Works Ltd | 不揮発性電子メモリ装置 |
| US6414352B2 (en) * | 1997-09-11 | 2002-07-02 | Nec Corporation | Semiconductor device having an electronically insulating layer including a nitride layer |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5838039A (en) | Semiconductor memory having a tunneling region | |
| JP2884408B2 (ja) | 半導体基板上の集積回路、集積メモリセルおよびその製造方法 | |
| TWI245374B (en) | Fabrication of conductive lines interconnecting first conductive gates in nonvolatile memories having second conductive gates provided by conductive gate lines wherein the adjacent conductive gate lines for the adjacent columns are spaced from each other | |
| EP0137554B1 (en) | Method of manufacturing a semiconductor device and semiconductor device manufactured by the use of such a method | |
| JPH021176A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| JPH04101463A (ja) | 半導体不揮発性メモリの製造方法 | |
| US7084453B2 (en) | Method of forming different oxide thickness for high voltage transistor and memory cell tunnel dielectric | |
| JPS6243179A (ja) | 不揮発性メモリ− | |
| JPH0334578A (ja) | 不揮発性半導体記憶装置およびその製造方法 | |
| US6090665A (en) | Method of producing the source regions of a flash EEPROM memory cell array | |
| JPH07118511B2 (ja) | 不揮発性半導体記憶装置 | |
| JPH05110107A (ja) | フローテイングゲートを有する半導体装置 | |
| JPH05129564A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH05226662A (ja) | 半導体記憶装置 | |
| JP2511875B2 (ja) | 電荷結合半導体装置の製造方法 | |
| JP2581416B2 (ja) | 半導体記憶装置の製造方法 | |
| JPH04342171A (ja) | 半導体装置およびその製造方法 | |
| JPH05206472A (ja) | 不揮発性半導体装置とその製造方法 | |
| JP2853793B2 (ja) | メモリ素子の製造方法 | |
| JPH04357879A (ja) | 不揮発性半導体メモリ | |
| JPH03285359A (ja) | 半導体記憶装置およびその製造方法 | |
| JPH0425078A (ja) | 半導体不揮発性メモリ | |
| JPH03220776A (ja) | 半導体不揮発性メモリ | |
| JP2581542B2 (ja) | 半導体不揮発性メモリとその製造方法 | |
| JPS62249487A (ja) | 不揮発性半導体記憶装置 |