JPH04101510A - 論理回路 - Google Patents
論理回路Info
- Publication number
- JPH04101510A JPH04101510A JP2220655A JP22065590A JPH04101510A JP H04101510 A JPH04101510 A JP H04101510A JP 2220655 A JP2220655 A JP 2220655A JP 22065590 A JP22065590 A JP 22065590A JP H04101510 A JPH04101510 A JP H04101510A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- transistor
- input
- resistor
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Logic Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は論理回路のＧＮＤあるいは電源電位の変動に
よる誤動作の防止に関する。
よる誤動作の防止に関する。
第３図は「゛８８三菱半導体データブック）＜イポラデ
ィジタルＩＣ＜ＬＳＴＴＬ＞編Ｊ ２−２７２ページに
掲載されているＭ ７４ Ｌ ８２４５ Ｐの出力制御
人力部の一部の論理回路を示す回路図である。
ィジタルＩＣ＜ＬＳＴＴＬ＞編Ｊ ２−２７２ページに
掲載されているＭ ７４ Ｌ ８２４５ Ｐの出力制御
人力部の一部の論理回路を示す回路図である。
図において、１は入力端子、１１は出力端子である。２
はカソードか入力端子１に、アノードがＧＮＤに各々接
続されたショットキバリアダイオド（以下ＳＢＤと略す
）である。５ＢＤ２は、入力電位が大きく負になった場
合に生しる集積回路の誤動作、破壊を防止する役目をす
るクランプダイオードである。３は、ＰＮＰ トランジ
スタであり、ベースが入力端子１に、コレクタがＧＮＤ
に、エミッタか］ＯＫΩの抵抗４を介して電源電圧Ｖｃ
ｃに各々接続されている。５はＳＢＤであり、カソード
がトランジスタ３のベースに接続されている。
はカソードか入力端子１に、アノードがＧＮＤに各々接
続されたショットキバリアダイオド（以下ＳＢＤと略す
）である。５ＢＤ２は、入力電位が大きく負になった場
合に生しる集積回路の誤動作、破壊を防止する役目をす
るクランプダイオードである。３は、ＰＮＰ トランジ
スタであり、ベースが入力端子１に、コレクタがＧＮＤ
に、エミッタか］ＯＫΩの抵抗４を介して電源電圧Ｖｃ
ｃに各々接続されている。５はＳＢＤであり、カソード
がトランジスタ３のベースに接続されている。
６はレベルシフト用のＰＮ接合ダイオードであり、アノ
ードかトランジスタ３のエミッタに、カソードか５ＢＤ
５のアノードに各々接続されている。７はＳＢＤクラン
プドＮＰＮ ）ランジスタてあり、ベースか５ＢＤ５の
アノードに、コレクタが２１にΩの抵抗８を介して電源
電圧■ｃｃに、エミッタが６．３にΩの抵抗９を介して
ＧＮＤに各々接続されている。１０は出力段のＳＢＤク
ランプドＮＰＮ トランジスタてあり、ベースがトラン
ジスタ７のエミッタに、コレクタが出力端子］１に、エ
ミッタかＧＮＤに各々接続されている。
ードかトランジスタ３のエミッタに、カソードか５ＢＤ
５のアノードに各々接続されている。７はＳＢＤクラン
プドＮＰＮ ）ランジスタてあり、ベースか５ＢＤ５の
アノードに、コレクタが２１にΩの抵抗８を介して電源
電圧■ｃｃに、エミッタが６．３にΩの抵抗９を介して
ＧＮＤに各々接続されている。１０は出力段のＳＢＤク
ランプドＮＰＮ トランジスタてあり、ベースがトラン
ジスタ７のエミッタに、コレクタが出力端子］１に、エ
ミッタかＧＮＤに各々接続されている。
なお、５ＢＤ２とトランジスタ３により入力バッファ段
が構成され、トランジスタ７．１０、抵抗４，８．９．
５ＢＤ５及びダイオード６により出力端子１１の出力論
理状態を決定するスイッチング手段が構成されている。
が構成され、トランジスタ７．１０、抵抗４，８．９．
５ＢＤ５及びダイオード６により出力端子１１の出力論
理状態を決定するスイッチング手段が構成されている。
次に動作について説明する。以下の説明において、ＮＰ
Ｎトランジスタのベース・エミッタ間オン電圧をＶ
、ＰＮＰトランジスタのエミッタ・Ｅ ベース間オン電圧をＶ、ＰＮ接合ダイオードのＢ オン電圧をＶ、ＳＢＤのオン電圧をｖ １ぺＰＮ
５ＢＤ ＰＮトランジスタのコレクタ・エミッタ間電圧をＶ と
する。そして、■ＢＥ−ＶＥＢ＝ＶＰＮ４０．７Ｅ ５Ｖ、Ｖ 〜０．５Ｖ、ＶｃＥ４０．２５ＶとすＳ
ＢＤ る。なお、添字の数字は素子番号を示す。
Ｎトランジスタのベース・エミッタ間オン電圧をＶ
、ＰＮＰトランジスタのエミッタ・Ｅ ベース間オン電圧をＶ、ＰＮ接合ダイオードのＢ オン電圧をＶ、ＳＢＤのオン電圧をｖ １ぺＰＮ
５ＢＤ ＰＮトランジスタのコレクタ・エミッタ間電圧をＶ と
する。そして、■ＢＥ−ＶＥＢ＝ＶＰＮ４０．７Ｅ ５Ｖ、Ｖ 〜０．５Ｖ、ＶｃＥ４０．２５ＶとすＳ
ＢＤ る。なお、添字の数字は素子番号を示す。
第３図に示した回路の入力スレッショルド電圧Ｖｔｈは
、 ｖ ＝ｖ ＋ ｖ ＋ｖ
−ｖｔｈ ＢＥＩＯＢＨ７ＰＮ６ Ｅ
Ｂ３〜１． ５ （Ｖ） となる。入力電圧Ｖ１か人力スレッンヨルト電圧■ｔｈ
以上であれば、トランジスタ３はオフするので、ダイオ
ード６のアノード電位は約２．２５Ｖ（Ｖ ＋Ｖ
＋Ｖ ）となる。トランジスＢＥＩＯＢＨ７Ｐ
Ｎ６ り７．１０はオンして出力端子１］は低電位（約０．２
５Ｖ）となる。
、 ｖ ＝ｖ ＋ ｖ ＋ｖ
−ｖｔｈ ＢＥＩＯＢＨ７ＰＮ６ Ｅ
Ｂ３〜１． ５ （Ｖ） となる。入力電圧Ｖ１か人力スレッンヨルト電圧■ｔｈ
以上であれば、トランジスタ３はオフするので、ダイオ
ード６のアノード電位は約２．２５Ｖ（Ｖ ＋Ｖ
＋Ｖ ）となる。トランジスＢＥＩＯＢＨ７Ｐ
Ｎ６ り７．１０はオンして出力端子１］は低電位（約０．２
５Ｖ）となる。
一方、入力端子Ｖ＋か入力スレッンヨルド電圧Ｖｔｈ未
満てあれば、トランジスタ３はオンするのてダイオード
６のアノード電位は（Ｖ＋Ｖ）Ｉ ＢＨ３ となる。ダイオード６及びトランジスタ７．１０はオフ
して出力端子１１は高電位となる。
満てあれば、トランジスタ３はオンするのてダイオード
６のアノード電位は（Ｖ＋Ｖ）Ｉ ＢＨ３ となる。ダイオード６及びトランジスタ７．１０はオフ
して出力端子１１は高電位となる。
なお、ダイオード６及びトランジスタ７．１０がオン時
の本回路の電源電流Ｉ （抵抗４，８ＣＩ に流れる電流の和）は、 ５−２．２５ ５〜１．０ ＩＣＣＩ ３＋ １０ＸＩＯ２１Ｘ１０” ＝ ０．４６５ （ｍＡ） となる。
の本回路の電源電流Ｉ （抵抗４，８ＣＩ に流れる電流の和）は、 ５−２．２５ ５〜１．０ ＩＣＣＩ ３＋ １０ＸＩＯ２１Ｘ１０” ＝ ０．４６５ （ｍＡ） となる。
第４図に示した回路は、電源電流の節減を図るために第
３図の回路に改良を加えたものである。
３図の回路に改良を加えたものである。
図において、第３図に示した回路との相違点は、ダイオ
ード６をなくしその代りにＳＢＤクランプドＰＮＰ ｌ
−ランジスタ１２を設け、さらに抵抗１３ （３０にΩ
）、１４ （３０にΩ）及びダイオード１５を新たに設
けたことである。また、抵抗４゜８．９の抵抗値を大き
くしている。つまり、抵抗４の抵抗値をＩＯＫΩから３
０にΩに、抵抗８の抵抗値を２］ＫΩから４０にΩに抵
抗９の抵抗値を６．３にΩから１５にΩに変更している
。
ード６をなくしその代りにＳＢＤクランプドＰＮＰ ｌ
−ランジスタ１２を設け、さらに抵抗１３ （３０にΩ
）、１４ （３０にΩ）及びダイオード１５を新たに設
けたことである。また、抵抗４゜８．９の抵抗値を大き
くしている。つまり、抵抗４の抵抗値をＩＯＫΩから３
０にΩに、抵抗８の抵抗値を２］ＫΩから４０にΩに抵
抗９の抵抗値を６．３にΩから１５にΩに変更している
。
トランジスタ１２は、ベースかトランジスタ３のエミッ
タに、コレクタか抵抗１３を介して電源電圧■。０に各
々接続され、エミッタか抵抗１４及びダイオード１５を
介してＧＮＤに接続されるとともに、トランジスタフの
ベースにも接続されている。その他の構成は第３図に示
した回路と同様である。
タに、コレクタか抵抗１３を介して電源電圧■。０に各
々接続され、エミッタか抵抗１４及びダイオード１５を
介してＧＮＤに接続されるとともに、トランジスタフの
ベースにも接続されている。その他の構成は第３図に示
した回路と同様である。
通常動作は第３図に示した回路と同様である。
つまり、入力端子Ｖ１か入力スレッショルト電圧■ｔｈ
よりも大きいか小さいかによりトランジスタ３かオフ、
オンして、トランジスタ１２のベース電位が変化する。
よりも大きいか小さいかによりトランジスタ３かオフ、
オンして、トランジスタ１２のベース電位が変化する。
トランジスタ１２のベース電位の変化に伴いトランジス
タ１２，７．１０かオンオフし、これに伴い出力端子１
１の電位が変化する。抵抗１４．ダイオード１５は、ト
ランジスタ７．１０がオフしているときに、トランジス
タ７のベース電位を低く保ち、トランジスタ７がノイズ
等により誤ってオンすることを防止する役目をする。
タ１２，７．１０かオンオフし、これに伴い出力端子１
１の電位が変化する。抵抗１４．ダイオード１５は、ト
ランジスタ７．１０がオフしているときに、トランジス
タ７のベース電位を低く保ち、トランジスタ７がノイズ
等により誤ってオンすることを防止する役目をする。
トランジスタ１２はトランジスタ７．１０かオフのとき
には同様にオフするので、抵抗１３には電流か流れず、
抵抗１３を新たに設けたことによりトランジスタ７，１
０のオフ時に電源電流か増加することはない。一方、ト
ランジスタ７、］０のオン時にはトランジスタ１２もオ
ンして抵抗１３に電流が流れるか、抵抗４，８の抵抗値
をより大きくしているので電源電流Ｉ は第３図に示
Ｃ２ した回路の電源電流Ｉ よりも小さくなる。つＣＩ まり、トランジスタ１２，７．１０のオン時の電源電流
■ （抵抗４，８．１３に流れる電流のＣ２ 和）は、 ５−１．．０ −０． ３００ （ｍＡ） となり、第４図に示した回路の電源電流■ は、Ｃ２ 第３図に示した回路の電源電流ｌ より約３５Ｃｌ ９６節減されたことになる。また、第３図の回路におい
ても抵抗４，８の抵抗値を大きくすることにより電源電
流Ｉ を低減することもてきる。
には同様にオフするので、抵抗１３には電流か流れず、
抵抗１３を新たに設けたことによりトランジスタ７，１
０のオフ時に電源電流か増加することはない。一方、ト
ランジスタ７、］０のオン時にはトランジスタ１２もオ
ンして抵抗１３に電流が流れるか、抵抗４，８の抵抗値
をより大きくしているので電源電流Ｉ は第３図に示
Ｃ２ した回路の電源電流Ｉ よりも小さくなる。つＣＩ まり、トランジスタ１２，７．１０のオン時の電源電流
■ （抵抗４，８．１３に流れる電流のＣ２ 和）は、 ５−１．．０ −０． ３００ （ｍＡ） となり、第４図に示した回路の電源電流■ は、Ｃ２ 第３図に示した回路の電源電流ｌ より約３５Ｃｌ ９６節減されたことになる。また、第３図の回路におい
ても抵抗４，８の抵抗値を大きくすることにより電源電
流Ｉ を低減することもてきる。
ＣＩ
このように従来回路では抵抗値を大きくすることにより
電源電流の節減を図っている。
電源電流の節減を図っている。
従来の論理回路は以上のように抵抗値を大きくすること
で電源電流の節減を図っているので、トランジスタ３が
オフしている状態でインダクタンスの影響等のためＧＮ
Ｄ電位か第５図に示すように変動した場合、以下のよう
な問題点があった。
で電源電流の節減を図っているので、トランジスタ３が
オフしている状態でインダクタンスの影響等のためＧＮ
Ｄ電位か第５図に示すように変動した場合、以下のよう
な問題点があった。
ＧＮＤ電位か低下するとこれに追従してダイオドロのア
ノード電位やトランジスタ１２のベース電位も低下する
。しかし、ＧＮＤ電位が上昇してもダイオード６のアノ
ード電位やトランジスタ〕２のベース電位はこれに追従
して上昇しない。なぜなら、抵抗４を介して流れる電流
により寄生容量を充電する必要があるからである。この
とき抵抗４の抵抗値を上述したように大きくしているの
で、なおさらダイオード６のアノード電位やトランジス
タ１２のベース電位の上昇は遅れる。ダイオード６やト
ランジスタ１２かオンすべきアットあるいはベース電位
はＧＮＤ電位に対して充分高くないので、上記寄生容量
の充電期間において、ダイオード６、トランジスタ７，
１０あるいはトランジスタ７ １０ １２かオフし、第
５図に示すように出力端子１１か誤って“Ｈ”になって
しまうという問題点かあった。
ノード電位やトランジスタ１２のベース電位も低下する
。しかし、ＧＮＤ電位が上昇してもダイオード６のアノ
ード電位やトランジスタ〕２のベース電位はこれに追従
して上昇しない。なぜなら、抵抗４を介して流れる電流
により寄生容量を充電する必要があるからである。この
とき抵抗４の抵抗値を上述したように大きくしているの
で、なおさらダイオード６のアノード電位やトランジス
タ１２のベース電位の上昇は遅れる。ダイオード６やト
ランジスタ１２かオンすべきアットあるいはベース電位
はＧＮＤ電位に対して充分高くないので、上記寄生容量
の充電期間において、ダイオード６、トランジスタ７，
１０あるいはトランジスタ７ １０ １２かオフし、第
５図に示すように出力端子１１か誤って“Ｈ”になって
しまうという問題点かあった。
この発明は上記のような問題点を解決するためになされ
たもので、ＧＮＤあるいは電源電位の変動が原因で誤動
作をしない論理回路を得ることを目的とする。
たもので、ＧＮＤあるいは電源電位の変動が原因で誤動
作をしない論理回路を得ることを目的とする。
この発明に係る論理回路は、入力端子と、前記入力端子
からの入力信号に応じた信号を出力する入力バッファ段
と、第１．第２の電位間に接続され、入力には前記入力
バッファ段の出力が与えられており、前記第１の電位を
基準とするしきい値を有し、人力に与えられる信号か前
記しきい値より大きいか小さいかにより応じてスイッチ
ングすることに出力の論理状態を決定するスイッチング
手段と、一方端か前記第２の電位に接続された抵抗と、
一方端が前記抵抗の他方端に、他方端か前記第１の電位
に各々接続されたコンデンサと、前記スイッチング手段
の入力と、前記コンデンサと前記抵抗の共通接続点との
間に接続され、前記第１の電位が変動した場合に前記ス
イッチング手段の入力に前記コンデンサから電流を供給
する電流供給手段を備えている。
からの入力信号に応じた信号を出力する入力バッファ段
と、第１．第２の電位間に接続され、入力には前記入力
バッファ段の出力が与えられており、前記第１の電位を
基準とするしきい値を有し、人力に与えられる信号か前
記しきい値より大きいか小さいかにより応じてスイッチ
ングすることに出力の論理状態を決定するスイッチング
手段と、一方端か前記第２の電位に接続された抵抗と、
一方端が前記抵抗の他方端に、他方端か前記第１の電位
に各々接続されたコンデンサと、前記スイッチング手段
の入力と、前記コンデンサと前記抵抗の共通接続点との
間に接続され、前記第１の電位が変動した場合に前記ス
イッチング手段の入力に前記コンデンサから電流を供給
する電流供給手段を備えている。
この発明における電流供給手段は、スイッチング手段の
人力と、コンデンサと抵抗の共通接続点との間に接続さ
れ、第１の電位か変動した場合にスイッチング手段の入
力にコンデンサから電流を供給する。そのため、スイッ
チング手段の人力の電位は第１の電位に追従して変化す
る。
人力と、コンデンサと抵抗の共通接続点との間に接続さ
れ、第１の電位か変動した場合にスイッチング手段の入
力にコンデンサから電流を供給する。そのため、スイッ
チング手段の人力の電位は第１の電位に追従して変化す
る。
第１図はこの発明に係る論理回路の一実施例を示す回路
図である。図において、第４図に示した従来回路との相
違点は、コンデンサ１６．抵抗］７及びＳ Ｂ Ｄ １
８を新たに設けたことである。コンデンサ１６は、一方
端かＧＮＤに、他方端か抵抗１７を介してトランジスタ
］２のベースに各々接続されている。抵抗１７は、コン
デンサ１６の他方端の電位をＤＣ的に決定する役目をす
る。５ＢＤ１８は、アノードかコンデンサ１６と抵抗１
７の共通接続点に、カソードかトランジスタ１２のベー
スに各々接続されている。Ｓ’ＢＤ１８は、ＧＮＤ電位
が急に上昇した場合にオンしてコンデンサ１６からトラ
ンジスタ１２のベースに電流を供給する役目をする。そ
の他の構成は第４図に示した従来回路と同様である。
図である。図において、第４図に示した従来回路との相
違点は、コンデンサ１６．抵抗］７及びＳ Ｂ Ｄ １
８を新たに設けたことである。コンデンサ１６は、一方
端かＧＮＤに、他方端か抵抗１７を介してトランジスタ
］２のベースに各々接続されている。抵抗１７は、コン
デンサ１６の他方端の電位をＤＣ的に決定する役目をす
る。５ＢＤ１８は、アノードかコンデンサ１６と抵抗１
７の共通接続点に、カソードかトランジスタ１２のベー
スに各々接続されている。Ｓ’ＢＤ１８は、ＧＮＤ電位
が急に上昇した場合にオンしてコンデンサ１６からトラ
ンジスタ１２のベースに電流を供給する役目をする。そ
の他の構成は第４図に示した従来回路と同様である。
次に動作について説明する。ＧＮＤ電位か変動しない場
合は、５ＢＤ１８のアノードとカソードの電位はほぼ等
しくなっており、５ＢＤ１８はオフ状態にある。この状
態での動作は従来と同様である。
合は、５ＢＤ１８のアノードとカソードの電位はほぼ等
しくなっており、５ＢＤ１８はオフ状態にある。この状
態での動作は従来と同様である。
次に、トランジスタ３がオフ、トランジスタ１−２．７
．１０かオンしている状態で、第２図に示すようにＧＮ
Ｄ電位に変動か生した場合について説明する。ＧＮＤ電
位か急に上昇するとコンデーサ１６を介して５ＢＤ１８
のアノード電位か上昇する。このとき、トラレジスタ］
２のベース電位は抵抗４を介して与えられる電流により
上昇するわけであるか、寄生容量のため、また、抵抗４
（″ｌ抵抗値が大きいため、従来同様、ＧＮＤｔ位の上
昇に追従しては上昇しない。そのため、５ＢＤ１８のア
ノード・カソード間電圧かＳ Ｂ Ｄ １．８のオン電
圧Ｖ に達し、５ＢＤ１８かオンする。
．１０かオンしている状態で、第２図に示すようにＧＮ
Ｄ電位に変動か生した場合について説明する。ＧＮＤ電
位か急に上昇するとコンデーサ１６を介して５ＢＤ１８
のアノード電位か上昇する。このとき、トラレジスタ］
２のベース電位は抵抗４を介して与えられる電流により
上昇するわけであるか、寄生容量のため、また、抵抗４
（″ｌ抵抗値が大きいため、従来同様、ＧＮＤｔ位の上
昇に追従しては上昇しない。そのため、５ＢＤ１８のア
ノード・カソード間電圧かＳ Ｂ Ｄ １．８のオン電
圧Ｖ に達し、５ＢＤ１８かオンする。
ＢＤ１ｇ
そして、トラレジスタ１２のベースにコンデンサ１６か
ら電流か供給され、第２図に示すように、トランジスタ
１２のベース電位は第５図に示しｔ従来例より速く上昇
するので、トランジスタ１２はオンしたままとなり、出
力端子１］の電位は第２図に示すように“Ｌ“のままで
ある。このようにして、ＧＮＤ電位か急に上昇した場合
にトラレジスタ１２のベース電位の上昇か遅いことによ
りトランジスタ７，１０．１２かオフし、出力端子１１
か誤って、“Ｈ”になることを防止できる。
ら電流か供給され、第２図に示すように、トランジスタ
１２のベース電位は第５図に示しｔ従来例より速く上昇
するので、トランジスタ１２はオンしたままとなり、出
力端子１］の電位は第２図に示すように“Ｌ“のままで
ある。このようにして、ＧＮＤ電位か急に上昇した場合
にトラレジスタ１２のベース電位の上昇か遅いことによ
りトランジスタ７，１０．１２かオフし、出力端子１１
か誤って、“Ｈ”になることを防止できる。
また、第４図に示した従来回路と同様に抵抗４８．１３
の抵抗値を大きくしているので電源電流の節減か図れる
。
の抵抗値を大きくしているので電源電流の節減か図れる
。
なお、上記実施例では抵抗１７の一端をトランジスタ１
２のベースに接続したが、代わりに電源電圧■ｃｃに接
続してもよい。この場合、抵抗］７及び５ＢＤ１８には
定常的に電流か流れるか、ＧＮＤ電位か上昇した場合の
動作は上記実施例と同様である。
２のベースに接続したが、代わりに電源電圧■ｃｃに接
続してもよい。この場合、抵抗］７及び５ＢＤ１８には
定常的に電流か流れるか、ＧＮＤ電位か上昇した場合の
動作は上記実施例と同様である。
また、第３図に示した従来回路において、ＧＮＤ電位の
上昇により上述のような誤動作か生しるのを防止するた
めに、第１図と同様の構成のコンデンサ１６．抵抗１７
，５ＢＤ１３をＧＮＤ及びダイオード６のアノード間に
設ければ上記実施例と同様の効果か得られる。
上昇により上述のような誤動作か生しるのを防止するた
めに、第１図と同様の構成のコンデンサ１６．抵抗１７
，５ＢＤ１３をＧＮＤ及びダイオード６のアノード間に
設ければ上記実施例と同様の効果か得られる。
さらに、上記実施例はＧＮＤ電位が変動した場合につい
て説明したか、電源電位が変動する場合にもこの発明は
適用できる。たたし、トランジスタ及びダイオードの極
性を逆にするとともに、ＧＮＤと電源電位■ＣＣを逆に
する必要かある。
て説明したか、電源電位が変動する場合にもこの発明は
適用できる。たたし、トランジスタ及びダイオードの極
性を逆にするとともに、ＧＮＤと電源電位■ＣＣを逆に
する必要かある。
また、人力ハノファ段及びスイッチンク手段は上記実施
例に示した回路構成に限定されない。
例に示した回路構成に限定されない。
さらに、第１の電位か変動した場合にスイノチンク手段
の入力にコンデンサ］６を介して電流を供給することか
できれば、電流供給手段はＳＢＤ］８に限定されない。
の入力にコンデンサ］６を介して電流を供給することか
できれば、電流供給手段はＳＢＤ］８に限定されない。
〔発明の効果］
以上のようにこの発明によれば、一方端か第２の電位に
接続された抵抗と、一方端か抵抗の他方端に、他方端か
第１の電位に各々接続されたコンデンサと、スイノチン
ク手段の入力と、コンデンサと抵抗の共通接続点との間
に接続され、第１の電位か変動した場合にスイノチンク
手段の入力にコンデンサから電流を供給する電流供給手
段とを設けたので、スイッチンク手段の入力の電位は第
１の電位に追従して変化する。その結果、第１の電位か
変動しても誤動作しない論理回路を得ることができると
いう効果かある。
接続された抵抗と、一方端か抵抗の他方端に、他方端か
第１の電位に各々接続されたコンデンサと、スイノチン
ク手段の入力と、コンデンサと抵抗の共通接続点との間
に接続され、第１の電位か変動した場合にスイノチンク
手段の入力にコンデンサから電流を供給する電流供給手
段とを設けたので、スイッチンク手段の入力の電位は第
１の電位に追従して変化する。その結果、第１の電位か
変動しても誤動作しない論理回路を得ることができると
いう効果かある。
第１図はこの発明に係る論理回路の一実施例を示す回路
図、第２図は第１図に示した回路の動作を説明するため
の図、第３図及び第４図は従来の論理回路を示す回路図
、第５図は第４図に示した回路の動作を説明するための
図である。 図において、］は入力端子、２及び１８はＳＢＤ、３は
ＰＮＰ ）ランジスタ、］１は出力端子、１２はＮＰＮ
トランンスタ、１６はコンデンサ、１７は抵抗、Ｖｏ
ｏは電源電位である。 なお、各図中同一符号は同一または相当部分を示す。
図、第２図は第１図に示した回路の動作を説明するため
の図、第３図及び第４図は従来の論理回路を示す回路図
、第５図は第４図に示した回路の動作を説明するための
図である。 図において、］は入力端子、２及び１８はＳＢＤ、３は
ＰＮＰ ）ランジスタ、］１は出力端子、１２はＮＰＮ
トランンスタ、１６はコンデンサ、１７は抵抗、Ｖｏ
ｏは電源電位である。 なお、各図中同一符号は同一または相当部分を示す。
Claims (1)
- （１）入力端子と、 前記入力端子からの入力信号に応じた信号を出力する入
力バッファ段と、 第１、第２の電位間に接続され、入力には前記入力バッ
ファ段の出力が与えられており、前記第１の電位を基準
とするしきい値を有し、入力に与えられる信号が前記し
きい値より大きいか小さいかに応じてスイッチングする
ことにより出力の論理状態を決定するスイッチング手段
と、 一方端が前記第２の電位に接続された抵抗と、一方端が
前記抵抗の他方端に、他方端が前記第１の電位に各々接
続されたコンデンサと、 前記スイッチング手段の入力と、前記コンデンサと前記
抵抗の共通接続点との間に接続され、前記第１の電位が
変動した場合に前記スイッチング手段の入力に前記コン
デンサから電流を供給する電流供給手段を備えた論理回
路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2220655A JPH04101510A (ja) | 1990-08-20 | 1990-08-20 | 論理回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2220655A JPH04101510A (ja) | 1990-08-20 | 1990-08-20 | 論理回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04101510A true JPH04101510A (ja) | 1992-04-03 |
Family
ID=16754375
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2220655A Pending JPH04101510A (ja) | 1990-08-20 | 1990-08-20 | 論理回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04101510A (ja) |
-
1990
- 1990-08-20 JP JP2220655A patent/JPH04101510A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0633715Y2 (ja) | トランジスタ−トランジスタ論理回路 | |
| EP0098155B1 (en) | Schmitt trigger circuit | |
| JPH0339426B2 (ja) | ||
| JPS6010815A (ja) | 論理回路 | |
| JPH0644705B2 (ja) | 半導体回路 | |
| JPH04101510A (ja) | 論理回路 | |
| EP0076099A2 (en) | A TTL circuit | |
| JPS6281120A (ja) | 半導体装置 | |
| JPS60153639A (ja) | ミラーキヤパシタンスを減少したゲート | |
| US5666076A (en) | Negative input voltage comparator | |
| JP2992583B2 (ja) | 論理回路 | |
| JPS5926098B2 (ja) | 近接スイッチ | |
| JPH0687537B2 (ja) | レベルシフト回路 | |
| JP3218626B2 (ja) | 電圧検出回路 | |
| JP2001258148A (ja) | 過電圧保護回路 | |
| JP2843843B2 (ja) | 論理信号入力回路 | |
| JPS6337528B2 (ja) | ||
| JPH088723A (ja) | 電流切り替え型論理回路 | |
| JPS59161920A (ja) | 論理回路 | |
| JPH0263216A (ja) | 半導体集積回路 | |
| JPH04127714A (ja) | 半導体集積回路 | |
| JPH0252519A (ja) | スイッチング回路 | |
| JPH02150121A (ja) | レベル変換回路 | |
| JPS63133719A (ja) | 論理回路 | |
| JPH0815259B2 (ja) | ３値論理回路 |