JPH04101619A - 活線挿抜回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 技術分野 本発明は活線挿抜回路に関し、特にコンピュータ等の電
子装置の保守時においてパッケージを活線挿抜する際に
発生する諸問題を解決するための活線挿抜回路に関する
。

従来技術 第２図は活線挿抜回路６の実装置位置関係を示すブロッ
ク図であり、直流電源５とこの電源の負荷である論理回
路７との間に実装される。そして、活線挿抜回路６は論
理回路７と共にパッケージ化されており、このパッケー
ジ１０が直流電源５とコネクタ８を介して電気的に接続
されるようになっている。尚、コンデンサＣはバイパス
コンデンサであって後述する如く、活線挿抜回路６と協
働動作をなすものである。

従来、この種の活線挿抜回路６の例としては、第５図に
示される回路があり、パッケージ挿入時の突入電流を制
限するための抵抗Ｒ１と、一定時間後これを短絡するた
めのスイッチＳＷと、バイパスコンデンサＣとから構成
されていた。すなわち、スイッチＳＷを開いた状態でパ
ッケージを挿入すると、抵抗Ｒ１を通してバイパスコン
デンサＣの充電が開始され、充電が完了したと思われる
一定時間（例えば、５τ−５ＣＲＩ秒後であれば、９９
．３％まで充電される）後、人手によるスイッチ操作で
抵抗Ｒ１を短絡していた。

なお、端子１〜４は第２図の端子１〜４に夫々対応する
。

しかし、上述した従来の活線挿抜回路は、必す人手が介
入することになるため誤操作の危険があった。すなわち
、スイッチｓｗをオンしたままでパッケージを挿入して
しまった場合、突入電流が発生し、そのため直流電源５
が過電流でダウンするだけでなく、バイパスコンデンサ
Ｃにダメージを与えるという欠点があった。

また、逆にスイッチＳＷをオフしたままで運用した場合
、抵抗Ｒ１により電圧降下を生した電源が論理回路７に
供給され続けることになり、論理回路７の誤動作、特に
間欠障害を招くという欠点もあった。

さらに、パッケージ挿入からスイッチをオンするまでの
時間は人間が射測しなければならないが、バイパスコン
デンサの容量の大小に応してオンするまでの時間を調整
しなければならないという欠点もあった。

発明の目的 本発明は上述した従来の欠点を解決するためになされた
ものであり、その目的は充電用抵抗を自動的に短絡する
ことができる活線挿抜回路を提供することである。

発明の構成 本発明による活線挿抜回路は、電源装置から電圧が供給
されている活線状態において被電圧供給装置を前記電源
装置に接続する際、両装置を保護する活線挿抜回路であ
って、前記被電圧供給装置と前記電源装置との間に設け
られ、コンデンサ及びこのコンデンサの充電用抵抗から
なる時定数回路と、前記コンデンサの充電値が所定値を
越えたとき前記充電用抵抗の両端を短絡する短絡手段と
を有することを特徴とする。

本発明による他の活線挿抜回路は、電源装置から電圧が
供給されている活線状態において被電圧供給装置を、前
記電源装置に対して挿抜する際、両装置を保護する活線
挿抜回路であって、前記被電圧供給装置と前記電源装置
との間に設けられ、コンデンサ及びこのコンデンサの充
電用抵抗からなる時定数回路と、前記充電用抵抗の両端
の短絡又は短絡解除を行うスイッチング手段と、前記コ
ンデンサの充電電圧値を入力とし、この入力と出力との
関係がヒステリシス特性を有し、この出力により前記ス
イッチング手段を制御する制御手段とを有することを特
徴とする。

本発明による他の活線挿抜回路は、前記制御手段が、第
１のツェナダイオード及び電磁リレーの直列回路と、前
記直列回路と並列接続され、前記第１のツェナダイオー
ドよりも低いツェナ電圧を有する第２のツェナダイオー
ドと、前記コンデンサの充電電圧値が前記第２のツェナ
ダイオードのツェナ電圧値を越えたとき前記スイッチン
グ手段による前記充電用抵抗の両端の短絡制御を行うと
共に、前記電磁リレーをオン制御する手段と、前記コン
デンサの充電電圧値が前記第１のツェナダイオードのツ
ェナ電圧値より低下したとき前記スイッチング手段によ
る前記充電用抵抗の両端の短絡解除を行う手段とから構
成されたことを特徴とする。

実施例 次に、本発明の実施例について図面を用いて説明する。

第１図は本発明による活線挿抜回路の一実施例の構成を
示す回路図であり、第２図に示されている論理回路７の
前段に位置し、コネクタ８を経由して直流電源５の活線
への挿抜を容易ならしめるものである。

第１図において、６ａはＮＰＮ　）ランジスタＱ１と、
このトランジスタＱ１のコレクタ出力により、駆動され
る電磁リレーＲＬと、ベース抵抗Ｒ３と、ホイーリング
ダイオードＤＩとからなるリレードライブ回路、６ｂは
突入電流制限抵抗Ｒ１と、この抵抗Ｒ１の両端を短絡す
るリレーＲＬの第１のメーク接点ｒｊ７１とからなる突
入電流制限回路、６ｃはツェナダイオードＺ１と抵抗Ｒ
２とからなる第１の基！ｆ−電圧回路、６ｄはツェナダ
イオードＺ２とリレーＲＬの第２のメーク接点ｒｌ）　
２との直列接続回路からなる第２の基準電圧回路である
。

つまり、第２図中の活線挿抜回路６がこれら６ａ〜６ｄ
に対応しているのである。また、１〜４は第２図の端子
１〜４に夫々対応している。

次に、活線挿抜時のタイムチャートを示す第３図に従っ
て、第１図、第２図の動作を説明する。

まず、時刻ｔｏで活線挿抜回路６を含むパッケージ１０
がコネクタ８を介して直流電源５に挿入されると、突入
電流制限抵抗Ｒ１を通してバイパスコンデンサＣの充電
が開始される。すると、活線挿抜回路の出力電圧Ｅ２は
第３図に示されているように、コンデンサＣと、このコ
ンデンサＣの充電用であると共に突入電流制限用の抵抗
Ｒ１との時定数をもって上昇する。

ところで、一般に保守時のパッケージ交換は人手で行わ
れるため、コネクタ８でのチャタリングは必ず発生する
。従って、ここでは、時刻ｔｌにおいてチャタリング（
期間Ｔｏ）が発生する場合を説明する。このとき、活線
挿抜回路６の入力電圧Ｅｌは、第３図に示されているよ
うなパルス状の波形となるが、その出力電圧Ｅ２は、抵
抗Ｒ１とコンデンサＣとの時定数のために、充放電を繰
返しながら上背していく。

しかし、ツェナダイオードＺｌのツェナ電圧ＶＺｌ及び
トランジスタＱｌのベース・エミッタ間ｍ圧ＶＢＥＩに
よって決まる第１の規定電圧ＶＺＩ＋ＶＢＥＩを越える
までは（時刻ｔＯ〜ｔ２）、トランジスタＱ１はオフし
たままである。したがって、リレーＲＬも動作せず、接
点ｒ、ＩＪ　ｌ及び「ｊ７２はブレークしたままである
。

そして、時刻ｔ２で出力電圧Ｅ２が第１の規定電圧Ｖ　
Ｚｌ＋　Ｖ　ＢＥＩを越えると、トランジスタＱ１がオ
ンして、リレーＲＬを駆動するため、接点「ｐｌ及びｒ
ｌ　２はメークする。接点ｒｌ　ｌのメークにより突入
電流制限用の抵抗Ｒ１は両端が短絡され、論理回路７に
は、直流電源５の出力電圧かそのまま印加されることに
なる。

一方、接点ｒ（１２のメークによりツェナダイオードＺ
ｌと２２とが並列に接続される。ここでは、それらツェ
ナ電圧をＶＺＩ＞ＶＺ２に選んであるため、リレードラ
イブ回路６ａの人出力特性であるオンオフ特性は第４図
に示されているようなヒステリシス特性をもつことにな
る。したがって、第３図に示されているように、接点ｒ
、Ｑ　ｌ及びｒΩ２はチャタリングをおこさずに動作（
プレークーメク）することができる。

すなわち、第４図を参照すれば、突入電流制限用の抵抗
Ｒ１の両端を短絡するためのリレー接点ｒｌ　Ｉがブレ
ーク状態からメーク状態へと変化するためには、出力電
圧Ｅ２、すなわちコンデンサＣの充電電圧がＶ　Ｚｌ＋
　Ｖ　ＢＥＩの電圧値を越えなければならない。これに
対して、リレー接点ｒ９１がメーク状態からブレーク状
態へと変化するためには、コンデンサＣの充電電圧がＶ
　Ｚ２＋　Ｖ　ＢＥＩの電圧値より低下しなければなら
ない。よっ、で、挿抜時におけるリレー接点ｒΩ１のチ
ャタリングを有効に防止できるのである。

以上のように、パッケージ挿入動作による接点ｒｌ　Ｉ
及びｒΩ２のメーク状態で論理回路は所定の動作を行う
。

次に、時刻ｔ３てパッケージを抜去する場合を説明する
。このときも人手が介入するため、コネクタ８において
、第３図のようにチャタリング（期間Ｔｌ）が発生する
。活線挿抜回路の入力電圧ＥＩは、期間ＴＯの場合と同
様に、パルス状の波形となるが、その出力電圧Ｅ２は抵
抗Ｒ１とコンデンサＣとの時定数による充放電を繰返し
ながら下降していく。しかし、上述したヒステリシス特
性のため、ツェナダイオードＺ２のツェナ電圧ＶＺ２及
びトランジスタＱｌのベース・エミッタ間電圧ＶＢＥＩ
によって決まる第２の規定電圧ＶＺ２＋Ｖｌ）Ｅｌを下
まわるまでは（時刻ｔ３〜ｔ４）、トランジスタＱｌは
オンし続けてリレーＲＬを駆動しており、接点ｒΩ１及
びｒｇ２はメークしたままである。

そして、時刻ｔ４で出力電圧Ｅ２が第２の規定電圧Ｖ　
Ｚ２＋　Ｖ　Ｂｒ７＋を下まわると、トランジスタＱ１
がオフするためリレーＲＬが動作しなくなる。

したかって、接点「Ωｌ及びｒＪ７２は第４図に示され
ているヒステリシス特性のため、チャタリングをおこす
ことなくブレークして初期状態に戻る。

尚、第１図においてダイオードＤ１は、トランジスタＱ
ｌがオフした時にリレーＲＬを流れていた励磁電流を戻
すためのホイーリングダイオードである。また、抵抗Ｒ
３は、ツェナダイオードＺのもれ電流により、トランジ
スタＱｌが誤ってオンするのを防止するためのバイパス
抵抗である。

発明の詳細 な説明したように、本発明は、論理回路への供給電圧レ
ベルを検出して突入電流制限用抵抗の両端の短絡制御を
リレー接点により自動的に行うことにより、人手介入を
必要とせす、誤操イ′１による不具合を排除できるとと
もに、大人Ｔｓ？ＩＥ制御用抵抗を短絡するまでの時間
を、バイパスコンデンサの容量の大小に無関係とするこ
とがてきるという効果がある。更に、そのリレーのメー
ク及びブレーク動作にヒステリシス特定をもたせること
により、挿抜時のコネクタ部でのチャタリングによる悪
影響（ノイズによる誤動作等）を論理回路に与えること
がないという効果がある。

【図面の簡単な説明】

第１図は本発明の実施例による活線挿抜回路の回路図、
第２図は活線挿抜回路を含む電ｒ装置のパッケージの構
成を示すブロック図、第３図は挿抜時の入力電圧及び出
力電圧の変化を示すタイムチャート、第４図は突入電流
制限用抵抗の短絡制御用リレー接点のメーク動作及びブ
レーク動作を示す特性図、第５図は従来の活線挿抜回路
の回路図である。 主要部分の符号の説明 Ｃ・・・・・・コンデンサ Ｒ１−Ｒ３・・・・・・抵抗 ＲＬ・・・・・・リレ ｒｇｌ、　ｒＤ　２・・・・・・リレー接点Ｑ１・・・
・・・トランジスタ Ｚｌ、Ｚ２・・・・・・ツェナダイオード出願人　茨城
ＥＪ本電気株式会社

Claims (3)

【特許請求の範囲】
1. （１）電源装置から電圧が供給されている活線状態にお
   いて被電圧供給装置を前記電源装置に接続する際、両装
   置を保護する活線挿抜回路であって、前記被電圧供給装
   置と前記電源装置との間に設けられ、コンデンサ及びこ
   のコンデンサの充電用抵抗からなる時定数回路と、前記
   コンデンサの充電値が所定値を越えたとき前記充電用抵
   抗の両端を短絡する短絡手段とを有することを特徴とす
   る活線挿抜回路。
2. （２）電源装置から電圧が供給されている活線状態にお
   いて被電圧供給装置を、前記電源装置に対して挿抜する
   際、両装置を保護する活線挿抜回路であって、前記被電
   圧供給装置と前記電源装置との間に設けられ、コンデン
   サ及びこのコンデンサの充電用抵抗からなる時定数回路
   と、前記充電用抵抗の両端の短絡又は短絡解除を行うス
   イッチング手段と、前記コンデンサの充電電圧値を入力
   とし、この入力と出力との関係がヒステリシス特性を有
   し、この出力により前記スイッチング手段を制御する制
   御手段とを有することを特徴とする活線挿抜回路。
3. （３）前記制御手段は、第１のツェナダイオード及び電
   磁リレーの直列回路と、前記直列回路と並列接続され、
   前記第１のツェナダイオードよりも低いツェナ電圧を有
   する第２のツェナダイオードと、前記コンデンサの充電
   電圧値が前記第２のツェナダイオードのツェナ電圧値を
   越えたとき前記スイッチング手段による前記充電用抵抗
   の両端の短絡制御を行うと共に、前記電磁リレーをオン
   制御する手段と、前記コンデンサの充電電圧値が前記第
   １のツェナダイオードのツェナ電圧値より低下したとき
   前記スイッチング手段による前記充電用抵抗の両端の短
   絡解除を行う手段とから構成されたことを特徴とする請
   求項（２）記載の活線挿抜回路。