JPH0410501A - 回路素子及びその製造方法 - Google Patents

回路素子及びその製造方法

Info

Publication number
JPH0410501A
JPH0410501A JP2113317A JP11331790A JPH0410501A JP H0410501 A JPH0410501 A JP H0410501A JP 2113317 A JP2113317 A JP 2113317A JP 11331790 A JP11331790 A JP 11331790A JP H0410501 A JPH0410501 A JP H0410501A
Authority
JP
Japan
Prior art keywords
layer
electrode layer
circuit element
resistor
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2113317A
Other languages
English (en)
Inventor
Minoru Sowa
実 曽羽
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2113317A priority Critical patent/JPH0410501A/ja
Publication of JPH0410501A publication Critical patent/JPH0410501A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Apparatuses And Processes For Manufacturing Resistors (AREA)
  • Non-Adjustable Resistors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は回路素子及びその製造方法に関するものである
従来の技術 近年、電子機器の「軽薄短小j化にともない回路素子の
小型化、高精度化の要求が高まりつつある。これらの回
路素子は、一般にアルミナセラミックス基板上に導体層
及び抵抗体層等を厚膜もしくは’111M材料で形成し
たものである。特にスパッタ法や蒸着法により形成され
た薄膜抵抗体は、船釣に厚膜抵抗体に比べて高精度であ
る。しかしながら、薄膜抵抗体は真空装置を用いて形成
するため量産性に乏しくコスト高となりやすい。
そこで、近年、スクリーン印刷した後焼成することによ
って薄膜抵抗体を形成できる金属有機物ペーストの開発
が盛んに行われている。
このような金属有機物を用いた回路素子の断面図を第3
図に示す。
第3図においてまず、アルミナ等の絶縁性基板1上にガ
ラスからなるグレーズペーストをスクリーン印刷・乾燥
した後、空気中で800°C−1300℃の高温で焼成
しアンダーコート層2を形成する。
このアンダーコート層2は通常のアルミナ純度96%の
セラミック基板の表面粗度が最大で3〜5μm程度ある
ため、直接その上に厚さ0.1μm程度の薄膜抵抗体を
形成しやすくするために設けるものである。その後、ア
ンダーコート層2に一部分が重なるようにAu系の金属
有機物ペーストを印刷・乾燥し、空気中で約800〜9
00°Cの温度で焼成し電極層3を形成する。その後、
金属有機物抵抗体ペーストをアンダーコート層2上にス
クリーン印刷・乾燥し、空気中で約700°Cの温度で
焼成し抵抗体層4を形成する。さらに抵抗体層4を覆う
ようにガラスからなるグレーズペーストをスクリーン印
刷・乾燥した後、空気中で約600°Cの温度で焼成し
オーバーコート層5を形成する。
最後に、抵抗体の抵抗値を所定の値に修正するためにレ
ーザー光により、抵抗値修正を行い回路素子を製造して
いた。
発明が解決しようとする課題 しかし、これらの製造工程による回路素子は以下に示す
ような課題を有している。
(1)  アンダーコート層2と電極層3が一部重なっ
た構造であるため、電極層3形成時に電極層3がアンダ
ーコート層2内に拡散したり、アンダーコート層2上で
極端に収縮したりする。この結果、抵抗体層4と電極層
3の接続が不完全となったり、抵抗体層4にクラックが
入ることが起こる。さらには、電極層3がアンダーコー
ト層2上で不均一に収縮するため、抵抗体のアスペクト
比が変化し抵抗値がばらつく。
本発明はこのような課題を解決するもので、抵抗体層と
電極層の接続が良好であり、さらにはアンダーコート層
と電極層を同時に形成することができる優れた回路素子
及びその製造方法を提供することを目的とする。
課題を解決するための手段 上記目的を達成するために、本発明の回路素子は、絶縁
性基板上に設けられたグレーズ層と、このグレーズ層に
隣接するように絶縁性基板の両端部に設けられた電極層
と、これらの電極層上に両端部が重なるように前記グレ
ーズ層上に設けられた回路素子用薄膜とを具備したもの
である。
作用 この構成により、以下に示すような作用が得られる。
(1)  アンダーコート層と電極層が重ならない構造
であるため、電極層がアンダーコート層に拡散したり、
アンダーコート層上で電極層が収縮したりする等の問題
がなく、抵抗体層と電極層の接続が完全なものとなる。
この結果、信転性の高い極めて高性能な回路素子が形成
できる。
(2)  アンダーコート層と電極層は重なり合わず隣
接するような構成であるから、同時形成が可能であり、
量産性が向上する。
実施例 以下、本発明の一実施例の回路素子について図面を参照
しながら説明する。
第1図は、本実施例の回路素子の断面図、第2図は同回
路素子の製造工程図である。
第1図において、1はアルミナ基板であり、このアルミ
ナ基板1上にはアンダーコート層2が形成されている。
アルミナ基板1の両端部にはアンダーコート層2に隣接
するように電極層3が備えられている。4は電極層3上
に両端部が重なるように設けられた抵抗体層である。5
は抵抗体層4を覆うように形成されたオーバーコート層
である。
アルミナ基Filの端面ムこは前記電極層3に接続する
ように端面電極層6が設けられ、さらにこの端面電極層
6を覆うようにメツキ層が設けられている。
本実施例の回路素子においては、アンダーコート層2上
に電極層3が重なり合う構成ではないため、電極層3形
成時に電極層3がアンダーコート層2内に拡散したり、
電極層3が収縮することはない。よって、抵抗体層4と
電極層3との接続が悪くなったり、抵抗体層4にクラッ
クが入ることがない。
この回路素子の製造方法を第2図を用いて説明する。ま
ず、耐熱性および絶縁性に優れた96%アルミナ基板を
受は入れる。次に、基板表面のうねりや突起を平滑にす
るために、アンダーコートガラスペーストをスクリーン
印刷し、ヘルド式連続焼成炉により950°Cの温度で
ピーク20分、lNoUT時間3時間のプロファイルに
よって焼成し、アンダーコート層2を形成する。次に、
前記アンダーコート層2に隣接するようにAgを主成分
とする導体ペーストをアルミナ基板1の両端部にスクリ
ーン印刷し、ベルト式連続焼成炉によって850°Cの
温度で、ピーク時間6分、lN−0UT時間50分のプ
ロファイルによって焼成し導体層3を形成する。次に、
前記アンダーコート層2の上に、前記電極層3に電気的
に接続するようにRungを主成分とする金属有機物か
らなる抵抗ペーストをスクリーン印刷する。そして、金
属有機物抵抗ペーストの結城成分だけを飛ばし、金属成
分だけをアンダーコート層2に焼き付けるために、ベル
ト式連続焼成炉により700°Cの温度でピーク時間1
0分、lN−0UT時間45分のプロファイルによって
焼成し、抵抗体層4を形成する。さらに、前記抵抗体層
4を保護するために、前記抵抗層4を覆うように、オー
バーコートガラスペーストをスクリーン印刷し、ベルト
式連続焼成炉によって600°Cの温度で、ピーク時間
15分、lN−0UT時間60分の焼成プロファイルに
よって焼成し、オーバーコート層5を形成する。さらに
電極層5間の前記抵抗体層4の抵抗値を備えるために、
オーバーコート層5を透過するレーザー光(発振周波数
は5k)(z  出力は0.3W)によって、前記抵抗
体層4のみを破壊することによって、抵抗値修正を行う
。その後、捺印ペースト印刷・乾燥・焼成等の工程を経
て基板を個片に分割した後に、基板端面に前記電極層3
に接続するようにAgを主成分とする端面電極ペースト
を塗布・乾燥、ベルト式連続焼成炉により600°Cの
温度でピーク時間7分、lN−0UT時間50分のプロ
ファイルによって焼成する。さらにはんだ付は性や信顧
性を向上させるために、露出している電極部上にN1メ
ツキを施した後、はんだメツキを行い、メツキ層7とす
る。
なお、本実施例ではアンダーコートの焼成温度を950
°C1金属有機物抵抗ペーストの焼成温度を700°C
,Ag系の導体ペースト及び端面電極ペーストの焼成温
度をそれぞれ850℃、600℃、オーバーコートガラ
スペーストの焼成温度を600°Cとしたが、これは焼
成温度を限定するものではない。
また、金属有機物抵抗ペーストはRub、を主成分とす
る抵抗ペーストを用いたが、Ni−Cr系やPt、Au
等の貴金属系の他の金属有機物抵抗ペーストでもよい。
本実施例では、アンダーコート層2と電極層3を別の工
程で印刷、焼成したが、重なり合う構造ではないので、
同時に形成することもできる。
発明の効果 以上のように本発明によれば、 ■アンダーコート層と電極層が重ならない構成であるた
め、拡散等の問題がなく抵抗体層と電極層の接続が完全
である。従って、信頼性が高く、特性の安定した高性能
な回路素子が形成できる。
■アンダーコート層上に電極層がないため、電極層によ
る膜厚段差がない。従って、抵抗体層の切れやむらがな
く不留りを向上させることができる。
■アンダーコート層と電極層を同時に形成することも可
能で、生産性が向上する。
【図面の簡単な説明】
第1図は、本発明の一実施例における回路素子断面図、
第2図は同回路素子の製造工程図、第3図は従来の回路
素子の断面図である。 1・・・・アルミナ基板、2・・・・・・アンダーコー
ト層、3・・・・・・電極層、4・・・・・・抵抗体層
、5・・・・・・オーバーコート層、6・・・・・・端
面電極層、7・・・・・・メツキ層。 代理人の氏名 弁理士 粟野重孝 はか1名ア  lし
  ミ  す  七k 伝 アンターコート場 電粉壜 す抗捧屑 オーバーコート壜 昨面電極壜 メ  ッ  キ 層

Claims (2)

    【特許請求の範囲】
  1. (1)絶縁性基板上に設けられたグレーズ層と、前記グ
    レーズ層に隣接するように絶縁性基板の両端部に設けら
    れた電極層と、これらの電極層上に両端部が重なるよう
    に前記グレーズ層上に設けられた回路素子用薄膜とを備
    えた回路素子。
  2. (2)グレーズ層と電極層を絶縁性基板上に同時に焼成
    して形成する請求項1記載の回路素子の製造方法。
JP2113317A 1990-04-27 1990-04-27 回路素子及びその製造方法 Pending JPH0410501A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2113317A JPH0410501A (ja) 1990-04-27 1990-04-27 回路素子及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2113317A JPH0410501A (ja) 1990-04-27 1990-04-27 回路素子及びその製造方法

Publications (1)

Publication Number Publication Date
JPH0410501A true JPH0410501A (ja) 1992-01-14

Family

ID=14609167

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2113317A Pending JPH0410501A (ja) 1990-04-27 1990-04-27 回路素子及びその製造方法

Country Status (1)

Country Link
JP (1) JPH0410501A (ja)

Similar Documents

Publication Publication Date Title
JPS5969907A (ja) 温度補償用積層セラミツクコンデンサ
JP2847102B2 (ja) チップ型サーミスタおよびその製造方法
JP2836303B2 (ja) 角形チップ抵抗器およびその製造方法
JP3642100B2 (ja) チップ抵抗器およびその製造方法
JPH0410501A (ja) 回路素子及びその製造方法
JP2641530B2 (ja) チップ状電子部品の製造方法
JP3708796B2 (ja) 厚膜抵抗器
JP2718178B2 (ja) 角板型薄膜チップ抵抗器の製造方法
JPH10172806A (ja) 温度センサ及びその製造方法
JPH05205903A (ja) 厚膜チップ抵抗器
JPH0346961B2 (ja)
JPS5918669A (ja) 厚膜回路の形成法
JPS62169301A (ja) 厚膜抵抗体の温度係数調整方法
JPS5864001A (ja) 厚膜抵抗体のオ−バ−コ−ト焼成法
JPH04167507A (ja) 積層セラミックコンデンサおよびその製造方法
JPS6317219B2 (ja)
JPH10312903A (ja) 温度センサ
JPS59195803A (ja) サ−ミスタの製造方法
JPS63141301A (ja) 厚膜回路製造方法
JPH03263301A (ja) 角板型チップ抵抗器およびその製造方法
JPH02273986A (ja) 厚膜回路基板
JPH03250701A (ja) チップ抵抗体の製造方法
JPS63124507A (ja) チツプ型電子部品
JPH0350784A (ja) 印刷回路基板の製造方法
JPS61224390A (ja) 厚膜回路基板