JPH04105139A - タイミング検証方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は夫々異なる固有のレベルを有する多相クロック
を使用して同期動作する電子回路のタイミングを検証す
る方法に関する。

〔従来の技術〕

ラッチ回路を含み、同期動作する半導体集積回路を設計
する場合、タイミングの検証が重要である。タイミング
検証は一般に論理設計が終了した段階と、その論理設計
に対してレイアウトが終了した段階とで実行される。前
者では、レイアウトが済んでいないため、仮想配線長に
基づく仮想遅延値を用いて検証を行い、後者では、実際
の配線長に基づく実遅延値を用いて正確な検証を行う。

このように２段階で検証を行うのは、レイアウトが済ん
でからタイミング上の問題が見つかった場合、その修正
に必要な手間が大きすぎるからである。

第５図は検証対象の回路１５の構成を示すブロック図で
あり、回路１５は伝播回路であるランチ回路１６ａ、１
６ｂ間にオア回路等の組合せ回路１７を挟んで構成され
ている。回路１５ではデータ信号線１８に与えられたデ
ータがラッチ回路１６ａによりクロック信号線２２に与
えられたクロックＣＩのタイミングでラッチされ、その
ラッチ出力Ｓ１がデータ信号線１９を介して組合せ回路
１７に与えられ、その出力Ｓ２がデータ信号線２０を介
してランチ回路１６ｂによりりロック信号線２３に与え
られたクロックＣ２のタイミングでラッチされ、ラッチ
出力Ｓ３がデータ信号線２１に出力される。

ここで各信号線を伝播する信号の特性について以下に説
明する。クロックＣ１，Ｃ２は位相情報を含む入力順に
関連する情報としてレベルＴｌ、Ｔ２（ＴＩ≠７２）を
各別に持ち、そのＪｉ１期は同一である。またデータ信
号Ｓｔ、Ｓ２．Ｓ３はタイミング情報としてタイミング
ｔｌ　、　ｔ２．　ｔ３を、また入力順に関連する情報
としてレベルＴｌ、ＴＩ、Ｔ２を各別に持っている。

ここでレベルとは、クロック毎に定義された整数値であ
り、その値の大小関係により１周期内でのクロックの供
給順を示すものであり、データ信号においてはレベルは
それを出力するラッチ回路のクロックのレベルに相当す
る。ここでレベルが小さい場合、クロックが早く供給さ
れることを示している。

また、タイミングとは基準時刻から測った相対時間であ
り、後述する最大又は最小遅延モードにより対応する信
号が安定する又は変化する時刻を示すものである。

次にこのような回路に対する従来のタイミング検証方法
について説明する。

第６図は回路１５の動作のタイミングチャートを示して
いる。回路１５に対してタイミングトレースを行う場合
、データ信号線１８．１９，２０．２１を技、ラッチ回
路１６ａ、　１６ｂ及び組合せ回路１７をノードと考え
、ノードに注目してトレースを行う。またタイミングト
レースにはフォワードトレース及びハックワードトレー
ス並びに最大遅延モード及び最小遅延モードがある。こ
こでフォワードトレースとは、実際の信号の流れに沿っ
た方向（入力側から出力側への方向）に行うトレースの
ことである。

これとは逆のバンクワードトレースは、逆に実際の信号
の流れとは逆方向（出力側から入力側への方向）に行う
トレースのことである。タイミング検証においてこの両
方向のトレースを行うが、その理由は可及的に多くのタ
イミングエラーを見つけるためである。

また最大遅延モードとは、信号変化の伝播が最大に遅れ
た場合（最も遅（到着する場合）を仮定してトレースを
行うモードであり、タイミングが最大値をとるときを最
悪タイミングとし、このモードでは例えばランチ回路の
セントアップタイム条件を満たしているか否かをチエツ
クする。これとは逆の最小遅延モードは、信号変化の伝
播が最小に遅れた場合（最も早く到着する場合）を仮定
してトレースを行うモードであり、タイミングが最小値
をとるときを最悪タイミングとし、このモードでは例え
ばラッチ回路のホールドタイム条件を満たしているか否
かをチエツクする。またセントアップタイムとはラッチ
回路に入力されるクロックが変化する何秒前にデータ信
号の信号状態が安定していればランチ回路が規定のラン
チ動作を行うかということを示す時間であり、ホールド
タイムとはラッチ回路に入力するクロックが変化してか
ら何秒後までデータ信号の信号状態が安定であり続けれ
ばラッチ回路が規定の動作を行うかということを示す時
間である。

以下フォワードトレース、最大遅延モードでのタイミン
グトレースについて説明する。

組合せ回路１７にはデータ信号Ｓ１が人力しており、そ
のタイミングｔ１に組合せ回路１７の内部遅延を加えて
、次段のノードであるラッチ回路１６ｂにタイミングＥ
２を伝播することによりタイミングトレースを行う。こ
こでは組合せ回路１７に１つの信号Ｓ１が入力している
だけであるが、通常はノードには複数の信号が入力して
いるので、そのうちの最大又は最小遅延モードに応じた
最悪タイミングを選択して、それに内部遅延を加えてい
る。

前述した如くタイミングｔｌ、　ｔ２．　ｔ３は一点鎖
線で示すクロックＣ１の立下がりエツジを基準時刻とし
、そこからの相対時間で表現され、レベルＴｌを持つデ
ータ信号Ｓ２をそれより小さいレベルＴ２を持つクロッ
クＣ２が入るランチ回路１６ｂで取込む場合は、データ
信号Ｓ１の入力タイミングｔ１に組合せ回路１７の内部
遅延を単純に加算して得られた値ｔ２ａからクロックＣ
２の１クロツクの時間を引いた値ｔ２を使ってタイミン
グトレースを行い、ランチ回路１６ｂでのタイミング検
証を行なう。これはタイミング検証は全て１周期内の基
準時刻からのタイミングにて行うからであり、この場合
、次の周期の基準時刻を値ｔ２ａが超えているので値ｔ
２を使ってタイミング検証を行う。そしてタイミングＬ
２がランチ回路１６のセノトア・ノブタイムを満足する
か否かをチエツクする。

一般にあるレベルを持ったデータ信号を、それと異なる
レベルのクロックで取込む場合は、トレースの方向（フ
ォワードトレース又はハックワードトレース）、トレー
スのモード（最大遅延モード、最小遅延モード）及びレ
ベルの大小によりデータ信号のタイミングに１クロック
加えるか又は１クロツク減する処理を行い、タイミング
チエツクを行う。

以下このように基準時刻を超えた場合に行う処理のこと
を日付変更処理という。

第６図に示す如く最大遅延モードでフォワードトレース
の場合は、レベル（Ｔ１）の大きいデータ信号（Ｓ２）
をラッチ回路１６ｂによりレベル（Ｔ２＜Ｔｌ）の小さ
なりロック（Ｃ２）で取り込むとき、データ信号Ｓ２を
次の基準時刻以降のクロックで取り込むことになるので
、日付変更処理により単純に加算したタイミングｔ２ａ
から１クロツクの時間を減する必要が生しる。逆にレベ
ルの小さなデータをレベルの大きなりロックで取り込む
ときは（Ｔｌ＜Ｔ２）、１周期で取込みが完了するので
日付変更処理は不要となる。

日付変更処理と前述の各モードとの関係を表１に示す。

表　　　１ ここで“不要”とは日付変更処理が不要であることを示
し、“小−大”、“大−小”はレベルの関係を示し、矢
符の前は伝播するデータのレベルを、また矢符の後は伝
播されたデータを取込むラッチ回路のクロックのレベル
を示している。

〔発明が解決しようとする課題〕

上述の如くして行われるタイミング検証において、ある
組合せ回路で互いに異なるレベルを持つデータ信号の合
流が起こる場合がある。従来、レベルが異なるデータ信
号の合流が起こった時点では組合せ回路から出力される
データ信号を後続するラッチ回路でどのレベルのクロッ
クで取込むかわからないので、日付変更処理の要否が判
明せず組合せ回路に入力されるデータ信号の最悪タイミ
ングの選択ができなかった。即ち、第５図の組合せ回路
１７にレベルＴ１を有するデータ信号Ｓ１の他にレベル
Ｔ１と異なるレベルを有するデータ信号が合流する場合
、合流が生じた時点では後続するランチのクロックのレ
ベルが不明であり、日付変更処理の要否が判明しないの
で、どのレベルのデータが最悪タイミングとなるのか判
明しなかった。

従って従来は人手によりレベル毎のタイミングの指定を
行い、指定されたタイミングのデータ信号だけによりタ
イミングトレースを行い、チエツクを行うか、又はレベ
ルを無視してタイミングの大小関係を用いて最悪タイミ
ングを決定し、不正確なタイミング検証を行なっていた
。

本発明は斯かる事情に鑑みなされたものであり、レベル
毎の最悪タイミングを伝播回路へ伝播することにより、
レベルが異なるデータ信号の合流が起こるような電子回
路であっても取込む伝播回路のクロックのレベルに応じ
て必要な日付変更処理がなされ、正確なタイミング検証
を行えるタイミング検証方法を提供することを目的にす
る。

〔課題を解決するための手段〕

この発明に係るタイミング検証方法は、タイミングトレ
ースを行うときに組合せ回路に入力される異なるレベル
を有するデータに対してレベル毎の最悪タイミングを定
め、定められたレベル毎の最悪タイミングを伝播回路に
与えるようにしたものである。

〔作用］ 本発明においては、組合せ回路にレベルの異なる複数の
データが入力されると、レベル毎の最悪タイミングが定
められ、定められたレベル毎の最悪タイミングが伝播回
路に与えられ、タイミング検証のトレースの方向、モー
ド及びデータ信号のレベルと伝播回路のクロックとのレ
ベルの比較により必要な日付変更処理がなされ、正確な
タイミングのチエツクが行われる。

（実施例〕 以下、本発明をその実施例を示す図面に基づいて説明す
る。

第１図は本発明に係るタイミング検証方法の実施に用い
るタイミング検証装置の機能構成を示すブロック図であ
る。図において３０は初期設定部であり、例えばフォワ
ードモードのときは入力ピンに入力されるデータ信号の
レベル及びタイミング並びに各クロ・ツクのレベルを設
定する。設定されたデータ信号及びクロックはタイミン
グトレース部３１に与えられる。タイミングトレース部
３１はタイミングトレースを行うところであり、レベル
伝播部３１２、遅延計算部３１３及び最悪ケース決定部
３１４で定められたレベル毎のタイミングデータに基づ
きタイミング計算を行い、レベル毎の最悪タイミングを
求めるタイミング計算部３１１を備えている。

レベル伝播部３１２は最悪タイミングデータにレベルデ
ータを付加し、遅延計算部３１３はタイミングトレース
に従って線路遅延を加算する。また最悪ケース決定部３
１４は各組合せ回路において入力の到着時間とその内部
遅延とからその組合せ回路の出力の最悪タイミングを計
算する。タイミングトレース部３１にてタイミングトレ
ースされたレベル毎のタイミングデータはタイミングチ
エツク部３２に与えられる。タイミングチエツク部３２
は日付変更処理部３２１及びチエツク部３２２を備え、
そこでトレースの方向、モード及びレベルに従い与えら
れたレベル毎の最悪タイミングデータに日付変更処理が
なされ、それ番こよりランチ回路のセントアップタイム
条件及びホールドタイム条件を満たすか否かをチエツク
する。

次に本発明のタイミングトレース手順について説明する
。

第２図はフォワードトレースにおけるタイミングトレー
ス手順の概略を示す図である。第２図において１は組合
せ回路としてのオアゲートであり、オアゲート１にはＴ
Ｉレベルを持つ入力信号がｎＴ１本、夫々ｔＩＴＩ、ｔ
２Ｔ′・・・ｔｔｌＴ＋”のタイミングで入力している
。またＴ２レベルを持つ入力信号がｎＴ２本、夫々ｔ、
？２．　１２Ｔ２・・・ｔ、１□２Ｔ２のタイミングで
入力している。同様な考え方でオアゲート１にはｍ種の
異なるレベルを持つ信号が入力している。

このときオアゲート１から出力されるデータ信号には、
ＴＩレベルを持つタイミングｔＴＩ、Ｔ２レベルを持つ
タイミングｔＴ２・・・、Ｔｍレベルを持つタイミング
ｔＴ−とｍ種の各レベル毎に１つずつタイミングｔＴｌ
、　　ｔＴｌ・・・ｔＴ′″を伝播させる。タイミング
ｔＴ＋はＴルベルを持つ入力タイミングｔ、ＴＩ、、　
ｔ、、、、ＴＩ中の最悪なもの＝ｗｏｒｓｔ（ｔ　Ｉ”
＋　　ｔ　ｔ”・ｔ　ｎｒ＋”）にオアゲート１の内部
遅延を加えたものである。

ここで−ｏｒｓｔ（ｔ　、Ｔ１．　　ｊ　ｔＴｌ、、、
　ｔ、、、、？＋）は最大遅延モードのときは入力タイ
ミング（、、ＴＩ　、、　ｔ０ア、７中の最大のもので
あり、逆に最小遅延モードのときは入力タイミングｔ、
ＴＩ、、、　ｔ、ｌＴ、Ｔｌ中の最小のものである。

以上の処理で信号が伝播回路たるランチ回路２まで伝播
してきたら、そのランチ回路２がデータを取込むクロッ
クのレベルとオアゲート１から出力されたデータ信号の
レベルとに応じてデータ信号の最悪タイミングに日付変
更処理を施し、タイミングのチエツクを行う。

第３図はフォワードトレースにより各ゲートでタイミン
グを伝播するときの処理内容を示すフローチャートであ
る。最初に最大遅延モードでの検証か否かをチエツクし
くステップ旧０）、最大遅延モードのときは入力信号の
レベルのうち１つを選択しくステップ＃１１）、同じレ
ベルを持つタイミングの中で最大の値を持つタイミング
を見つける（ステップ＃１２）。この処理を全てのレベ
ルが終了するまで行う　（ステップ＃１３）。同様に最
小遅延モードのときは、入力信号の全てのレベルの最小
の値を持つタイミングを見つける　（ステップ＃１４〜
＃１６）。そして全てのレベルのタイミングを見つける
と、最悪ケース決定部３１４はそれに内部遅延を加えた
ものを最悪タイミングとして決定し、レベル伝播部３１
２にはレベルデータを付加して次段のう・７千回路２に
伝播する　（ステップ＃１７）。

第４図はランチ回路２でのタイミングチエツクの処理内
容を示すフローチャートであり、最初にう、子回路２へ
の入力信号のレベルのうち１つを選択して、そのレベル
とクロックとのレベルの大小及び遅延モード、トレース
の方向等を考慮して日付変更処理が必要か否かをチエツ
クしくステップ＃２１）、表１に示す如く日付変更処理
が必要な場合はそれを行い（ステップ＃２２）、タイミ
ングのチエツクを行う。

ここでのタイミングチエツクは最大遅延モードのときは
ラッチ回路のセントアンプタイム条件のチエツクを、ま
た最小遅延モードのときはラッチのホールドタイム条件
のチエツクを行う。そしてまだ未処理のレベルがあるか
否かをチエツクしくステップ＃２４）、未だ未処理のレ
ベルがある場合はステップ＃２０に戻り、全てのレベル
のチエツクを終了するまでチエツクを行う。

なお、本実施例では組合せ回路としてオアゲートを例に
説明したが、本発明はこれに限るものではなく、他のゲ
ート及びその組合せ回路でもよい。

また本実施例では内部遅延の加算を全レベルの最悪タイ
ミングを見つけた後に行なっているが、これは１つのレ
ベルを選択し、その最悪タイミングを見つけたときに内
部遅延を加算し、その値を保持しても同様な効果を得ら
れる。

〔発明の効果〕

以上説明したように本発明によれば、各レベル毎にタイ
ミングを伝播するようにしたので、レベル毎のタイミン
グにデータを取り込むクロックのレベルに応じて日付変
更処理を施すことができ、複数のレベルを持つ信号が合
流するような回路からの出力を取込む場合であっても、
人手の介入なしに正確なタイミング検証を行うことがで
きる等価れた効果を奏する。

【図面の簡単な説明】

第１図は本発明に係るタイミング検証方法の実施に用い
るタイミング検証装置の機能構成を示すブロック図、第
２図はタイミングトレースの概略処理手順を示す図、第
３図はフォワードモードにおいて各ゲートでタイミング
を伝播するときの処理内容を示すフローチャート、第４
図はう、子回路でのタイミングチエツクの処理内容を示
すフローチャート、第５図は従来のタイミング検証方法
における検証対象回路の構成図、第６図はランチ回路の
動作を説明するタイミングチャートである。 ３１・・・タイミングトレース部　３１２・・・レベル
伝播部　３１１・・・タイミング計算部　３１３・・・
遅延計算部３１４・・・最悪ケース決定部 なお、図中、同一符号は同一、又は相当部分を示す。 代理人　　大　　　岩　　　増　　雄 第 ］ 図 第 図 第 図 第 図 第 図

Claims (1)

【特許請求の範囲】
1. （１）入力順に関連するレベルが異なる複数のデータを
   入力する組合せ回路及び該組合せ回路の出力を取り込む
   伝播回路を含む電子回路の動作タイミングを、タイミン
   グトレースを行い検証するタイミング検証方法において
   、 前記組合せ回路に入力される複数のデータ に対して各レベル毎に最悪のタイミングを定め、定めら
   れたレベル毎のタイミングを前記伝播回路に与えること
   を特徴とするタイミング検証方法。