JPH04106624A - マイクロ・プログラム格納方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、マイクロ・プログラム格納方式、特に、マル
チ・プロセッサ・システムにおけるマイクロ・プログラ
ム格納方式に関する。

〔従来の技術〕

従来、この種のマイクロ壷プログラム格納方式において
は、全ての制御装置が独立的にマイクロ・プログラム格
納の為の制御回路を持っていた。

〔発明が解決しようとする課題〕

上述した従来のマイクロψプログラム格納方式は、各々
の制御装置が１台づつ順番に主記憶装置内に格納された
マイクロΦプログラム・データを読出しマイクロ壷プロ
グラム格納メモリへ格納すると言った手段で行なってい
るため、長時間を費やすと言う欠点がある。

また、各々の制御装置が同時に主記憶装置内に格納され
たマイクロ・プログラム畢データを読出しマイクロ・プ
ログラム格納メモリへ格納すると言った方法を行なう場
合には、システム共通バスの競合が増加すると言った事
によるシステム共通バスの使用効率が下がると言った欠
点がある。

〔課題を解決するための手段〕

本発明のマイクロ・プログラム格納方式は、システム共
通バスを監視するシステム・バス監視回路と、システム
・バス監視回路からの指示でマイクロ・プログラム格納
メモリにマイクロ嗜プログラム壷データの書込みを指示
するｃｓ書込制御回路と、主記憶制御装置へのアクセス
及び他制篩装置との通信を行なう制御の為にシステム共
通バスを制御するシステム−バス制御回路と、主記憶制
御装置からの読出しデータがマイクロ−プログラム・デ
ータの時、マイクロ・プログラム格納指示と、マイクロ
Φプログラム格納メモリの番地情報と、マイクロ・プロ
グラムデータ格納対象装置番号情報とを読み出しデータ
送出タイミングにシステム・バスへ送出指示するＣＳ格
納指示部を有している。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図は、本発明の一実施例を示すブロック図である。

主記憶装置（以後ＭＭＵと呼ぶ）１と中央処理装置（以
後ＣＰＵと呼ぶ）１０はシステム共通バス（以後システ
ムバスと呼ぶ）１００にて接続されている。

ＣＰＵｌ０はＭＭＵＩへのアクセス又は、他の制御装置
（図示せず）との通信を、システムバス１００を介して
実行する。

システムバス１００は制御線群（以後ＣＴＬと呼ぶ）１
１０と指示線群（以後ＣＭＲと呼ぶ）１２０と番地表示
線群（以後ＡＤＨと呼ぶ）１３０と読出しＯ書込みデー
タ線群（以後ＲＷＤと呼ぶ）１４０から成る。

システム制御回路１１は、システムバス１００に対する
全ての制御を司る。

マイクロ書プログラム格納メモリ（以後ＣＳと呼ぶ）１
７は、ＣＳ書込制御部１６の指示によりＡＤＲ１３０で
示す格納番地にＲＷＤ　１４０で示すマイクロφプログ
ラム・データを定められたタイミングで格納する。

システムバス監視回路１２は、０ＭＲ１２０を監視する
命令監視部１３と、ＡＤＲ１３０を監視する番地／装置
監視部１４とＲＷＤ　１４０を監視するデータ監視部１
５より成り、システムバス１００において、ＣＳ１７に
対するマイクロ・プログラム畢データの格納指示を検出
すると、ＣＳ書込制御部１６を起動する。

ＣＳ１７に対する書込番地情報は、接続線１４ａを介し
、また、書込データは、接続線１５ａを介してＣＳ１７
へ供給される。

ＣＳ格納指示部１８は、システムバス制御回路１１を介
してＭＭＵＩの読出し動作を指示し、シテムバス１００
の使用権を得た事をシステムバス制御回路より報告を受
けた時、ＭＭＵＩから読出された読出しデータがＲＷＤ
　１４０に送出されるタイミングに、ＣＳ格納指示情報
をＣＭＲ１２０に、ＣＳ格納を行なわせる装置指定と、
ＣＳ格納番地情報をＡＤＲ１３０に送出する事をシステ
ムバス制御回路１１に指示する。

第２図は、第１図におけるＣＳ１７へのマイクロψプロ
グラム・データの格納状況の動作の一例を示すタイミン
グチャートである。

図中で示す番号と第１図で示す制御部及び接続線に付与
した番号と同一のものは、第１図の各々の制御部、接続
線の状態を示す。以後、第１図。

第２図を参照して説明する。

ＲＥＱ　１１１は、システムバス１００の使用権要求信
号であり、ＡＣＰ１１２はシステムバス１００の使用権
が得られた事を示す信号で、ＣＴＬ１１０内の信号の一
部である。

動作ステージ１５０は、システムバス１００上の動作状
況をシステムバスサイクル毎にわかりやすく説明する為
のものである。

ステージＳＯでＣＰＵｌ０がＲＥＱｌｌによりシステム
バス１００の使用権要求を行いシステムバス１００の使
用が許可されたならばステージＳ１にてＡＣＰ１１２の
応答がＭＭＵｌより返され、ＣＰＵ１０がシステムバス
１００の使用権を得る事が出来る。

システムバス１００の使用権を得たＣＰＵ　１０は、ス
テージＳ２でＭＭＵＩ読出し指示（ＭＭＲｅａｄ）をＣ
ＭＤ４２０にＭＭＵＩのアクセス番地（ＭＭ　　Ａｄｄ
ｒｅｓｓ）をＡＤＲ１４０に送出して、ＭＭＵｌ内に格
納されているマイクロ・プログラム・データの読出し動
作を要求する。

ＭＭＵＩは、読出し動作の実行の結果、ステージＳ４で
ＲＷＤ　１４０に読出しデータ（ＲｅａｄＤａｔａ）を
送出する。

ＣＳ格納指示部１８は、ステージＳ１でシステムバス１
００の使用権を得た事をシステムノく大制御回路１１よ
り報告されていて、ステージＳ４でＡＤＲ１３０にＣＳ
１７へのＲＷＤ　１４０上の読出しデータを格納すべき
対象装置番号（装置ＩＤ番号）と、ＣＳ１７へのアクセ
ス番地データ（ＣＳＡｄｄｒｅｓｓ）送出指示と、ＣＭ
Ｄ　Ｉ　２０にＣＳ１７へのマイクロ・プログラム・デ
ータ格納指示（Ｃ６Ｗｒｉｔｅ）をシステムノ（ス１０
０に送出するようシステムバス制御回路１１へ指示する
。

システムバス制御回路１１は、ステージＳ４にてＣＭＤ
　１２０及びＡＤＲ１３０に定められた情報を送出する
。

システムバス監視回路１２は、ステージＳ４でＣＭＤ　
１２０で示すＣ３Ｗｒｉｔｅ指示と、ＡＤＲ１３０で示
す装置ＩＤ番号が自分自身の装置ＩＤ番号と等しい事を
検出するとＡＤＲ１３０で示すＣＳＡｄｄｒｅｓｓ、ｌ
！：ＲＷＤ１４０で示すＲｅａｄ　　Ｄａｔａを使用し
てステージＳ５でＣＳ１７ヘマイクロ・プログラムデー
タの格納を行う様に、ＣＳ書込制御部１６に指示する。

第１図においては、ＣＰＵ１台について説明して来たが
、ＣＰＵが複数台存在する時の全てのＣＰＵに対してマ
イクロ・プログラム・データをマイクロ・プログラム書
メモリへ格納する方法としては、ＡＤＲ１３０に示す装
置ＩＤ番号情報として同報指定の指示を行う事により実
施する事が可能となる。

第３図にＡＤＲ１３０へ送出する装置ＩＤ番号情報とＮ
ＣＳＡｄｒｅｓｓ情報の割付図の一例を示す。

ＡＤＲ１３０は４ＢＹＴＥより構成されており先頭ＩＢ
ＹＴＥが装置ＩＤ番号情報の指定として使用される。３
ＢＹＴＥ目と４ＢＹＴＥ目はＣＳＡｄ　ｒ　ｅ　ｓ　ｓ
情報の指定として使用される。

ＩＢＹＴＥ目は０〜３ｂｉｔまでが装置指定で論理値“
００００”の時がＣＰＵの選択指示、４〜７ｂｉｔが装
置番号指定でｂｉｔ７が１′１番指定、ｂｉｔｅが６２
番指定、ｂｉｔ５が３３番指定、ｂｘｔ４が！４番指定
を示す。

したがって、ＩＢＹＴＥ目が論理値“０００００００１
”の時ＣＰＵ“１を指定し、論理値”００００１１１１
”の時はＣＰＵ″１．’　２゜’　３．’　４を指定す
る。

図においては、４台のＣＰＵについて説明したが、シス
テム規模によっては、装置指定ｂｉｔ長と装置番号指定
ｂｉｔ長を自由に設定しても良い。また、２ＢＹＴＥ目
まで装置ＩＤ番号指定として設定しても良い。

装置指定としてＣＰＵについて説明したが、他の制御装
置に対しての指定を行なう時は、例えばｂｉｔｏ〜３の
論理値が’０００１”の時は入出力処理装置を指定する
と言った様に設定しても良い。

第４図は、マルチ・プロセッサ書システムの一例を示す
ブロック図である。

図中１はＭＭＵ、１０はＣＰＵ“１．１００はシステム
バスを示し、第１図、第２図では、以上を対象に説明を
行なって来たが、マルチ・プロセッサ拳システムでは、
複数台の中央処理装置が存在する（ＣＰＵ’　ｎ−１１
）。

３，４は、入出力装置を制御する入出力制御装置（ＩＯ
Ｐ）でＣＰＵ同様複数台存在する。

ＩＯＰ’１３の制御下にはディスク制御装置ＭＳＣ２０
及びプリンタ制御装置ＬＰＧ３０等各種の入出力装置が
入出力バス２００を介して接続される。

ＭＳＣ２０下には、複数台のディスク装置ＤＳＫ２１が
接続され、ＬＰＣ３０下にはプリンタ装置３１が接続さ
れる。

ＩＯＰ’ｎ４下もＩＯＰ’１３と同様に入出力バスを介
して各種入出力装置が接続されている（図示せず）。５
ＶＰ２は、マルチ・プロセッサ・システム全体の診断を
制御する処理装置である。

ＣＰＵ”　１　１０．ＣＰＵ’　ｎｌ　１は、同じ構造
をした処理装置であり、ＩＯＰ’　１３．ＩＯＰ’ｎ４
も同様である。

本発明の説明においては、ＣＰＵを代表して説明して来
たが同じ構造の処理装置の場合、格納すべきマイクロ・
プログラムも同様であり、ＩＯＰを対象とする場合も同
様にマイクロ・プログラム格納方式を使用出来る事は明
白である。また、入出力バス２００下に接続される各種
入出力装置へのマイクロ・プログラム格納も同様である
。

〔発明の効果〕

以上説明したように本発明は、各種制御装置を共通に接
続する共通バスのバス・オペレーションによりマイクロ
・プログラムの格納を制御させる事により代表制御装置
によるマイクロ・プログラム・データの読出し格納制御
により、対称とする全ての制御装置に対してもマイクロ
・プログラムの格納が行なえる為、短時間にマイクロ・
プログラムの格納が行なえる効果がある。

また、共通バスを専有しないで行なえる事より共通バス
の使用効率が上がるという効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例を示すブロック図、第２図は
第１図に示すシステム金バス１００の動作タイミングチ
ャート、第３図は装置ＩＤ番号情報とＣＳＡｄｄｒｅｓ
ｓ情報の割付図、第４図はマルチ・プロセッサ・システ
ムの一例を示すブロック図である。 １．１０・・・制御！置、１００・・・システムバス、
１１〜１８・・・制御回路、１４　ａ、　　１５　ｂ・
・・接続線、１１０〜１４０・・・システムバス１００
を構成する接続線群。

Claims (1)

【特許請求の範囲】
1. 複数の制御装置をシステム共通バスにより接続して構成
   するマルチプロセッサシステムのマイクロプログラム格
   納方式において、前記システム共通バスを監視するシス
   テムバス監視回路と、前記システムバス監視回路からの
   指示でマイクロ・プログラム格納メモリにマイクロ・プ
   ログラムデータの書込みを指示するＣＳ書込制御部と、
   主記憶制御装置のアクセス及び他制御装置との通信を行
   なう制御の為に前記システム共通バスを制御するシステ
   ムバス制御回路と、前記主記憶制御装置からの読み出し
   データがマイクロ・プログラム、データの時マイクロ・
   プログラム格納指示とマイクロ・プログラム格納メモリ
   の番地情報とマイクロ・プログラムデータ格納対象装置
   番号情報とを、前記読み出しデータ送出タイミングにシ
   ステムバス共通バスへ送出指示するＣＳ格納指示部を具
   備し、同一形態の制御装置が複数装置存在する時、代表
   制御装置が主記憶制御装置内に格納されたマイクロ・プ
   ログラムデータの読出し制御と制御装置へのＣＳ格納指
   示を行なう事により全ての制御装置のマイクロ、プログ
   ラムデータの格納を同一時期に行なう手段とを含むこと
   を特徴とするマイクロ・プログラム格納方式。