JPH01106225A - 情報処理システム - Google Patents
情報処理システムInfo
- Publication number
- JPH01106225A JPH01106225A JP62265588A JP26558887A JPH01106225A JP H01106225 A JPH01106225 A JP H01106225A JP 62265588 A JP62265588 A JP 62265588A JP 26558887 A JP26558887 A JP 26558887A JP H01106225 A JPH01106225 A JP H01106225A
- Authority
- JP
- Japan
- Prior art keywords
- microprogram
- information processing
- loader
- identifier
- identification information
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010365 information processing Effects 0.000 title claims description 64
- 230000005540 biological transmission Effects 0.000 claims abstract description 9
- 230000015654 memory Effects 0.000 claims description 35
- 238000010586 diagram Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 1
- 230000008054 signal transmission Effects 0.000 description 1
Landscapes
- Multi Processors (AREA)
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロプログラムが格納される制御記憶を
有する複数の情報処理波ｄと、これら情報処理装置の制
御記憶にマイクロプログラムを書込むＯ−ダを右する情
報処理システムに関する。
有する複数の情報処理波ｄと、これら情報処理装置の制
御記憶にマイクロプログラムを書込むＯ−ダを右する情
報処理システムに関する。
従来、この種の情報処理システムにおいては、同じマイ
クロプログラムを使用する情報処理装置が複数ある場合
でも、各情報処理Ｓ！置毎にローダがマイクロプログラ
ムを書込んでいた。
クロプログラムを使用する情報処理装置が複数ある場合
でも、各情報処理Ｓ！置毎にローダがマイクロプログラ
ムを書込んでいた。
第２図はこの種の情報処理システムの一例を示すブロッ
ク図である。
ク図である。
この情報処理システムは、ｎ個の情報処理装置２１＋−
、，２１２，・・・、２１ｎと、これらの情報処理装置
２１１〜２１ｎにマイクロプログラムを゛書込むための
ローダ２２から構成されている。
、，２１２，・・・、２１ｎと、これらの情報処理装置
２１１〜２１ｎにマイクロプログラムを゛書込むための
ローダ２２から構成されている。
各情報処１ｇＩ装置ｆ１２１１．２１２ 、−、２ Ｉ
ｎはマイクロプログラムが格納される制御記憶２３１゜
２３２、・・・、２３ｎと制御記憶２３１〜２３ ｎへ
のマイクロプログラムの格納を制御する制御回路２４１
．２４２ 、・・・、２４ｎを含み、一方ローダ２２は
ロード制御回路２５と情報処理装置２１１〜２１ｎに［
１−ドされるマイクロプログラムが格納されているメモ
リ２６を含み、Ｏ−ダ２２と制御記憶２３１〜２３ｎの
間にはデータバス２８１〜２８ｎが設けられ、［１−ド
制御回路２５と制御回路２４１〜２４ｎの間には害込み
指示信号線２９＋ 、２９２．・・・、２９ｎと１込み
完了通知線３０１．３０２１．・・・、３０ｎが設けら
れている。
ｎはマイクロプログラムが格納される制御記憶２３１゜
２３２、・・・、２３ｎと制御記憶２３１〜２３ ｎへ
のマイクロプログラムの格納を制御する制御回路２４１
．２４２ 、・・・、２４ｎを含み、一方ローダ２２は
ロード制御回路２５と情報処理装置２１１〜２１ｎに［
１−ドされるマイクロプログラムが格納されているメモ
リ２６を含み、Ｏ−ダ２２と制御記憶２３１〜２３ｎの
間にはデータバス２８１〜２８ｎが設けられ、［１−ド
制御回路２５と制御回路２４１〜２４ｎの間には害込み
指示信号線２９＋ 、２９２．・・・、２９ｎと１込み
完了通知線３０１．３０２１．・・・、３０ｎが設けら
れている。
この情報処理システムにおいて制御記憶２３１および２
３２に同一のマイクロプログラムが書込まれる場合には
、次の処理が行われる。
３２に同一のマイクロプログラムが書込まれる場合には
、次の処理が行われる。
まず最初に情報処理装置２１１ヘマイクロプログラムの
書込みを（１う。ロード制御回路２５はマイク［１プロ
グラムの１ワードをＯ−ダ２２のメモリ２６から読出し
、データバス２８１上に準備すると、内込み指示（５号
２９１によってマイクロプログラムの書込み指示を情報
処理装置２１の制御回路２４１に通知する。制御回路２
４１は店込み指示信号２９１を受は取るとデータバス２
８１ Ｆのマイクロプログラムを制御記憶２３１に２１
込み、書込みが完了をしたことを書込み完了通知信号３
０１によって［１−ド制御回路２５に通知する。ロード
制御回路２５は、書込み完了通知信号３０１により１ワ
ードのマイクロプログラムの書込み完了の通知を受は取
ると、次のマイクロプログラムをデータバス２８１上に
準備し、再び■込み指示をｍ込み指示信号２９１によっ
て情報処理装置２１１に通知する。以下同様の動作を行
うことによって、情報処理装置２１１はマイクロプログ
ラムを制御記憶２３１に書込む。
書込みを（１う。ロード制御回路２５はマイク［１プロ
グラムの１ワードをＯ−ダ２２のメモリ２６から読出し
、データバス２８１上に準備すると、内込み指示（５号
２９１によってマイクロプログラムの書込み指示を情報
処理装置２１の制御回路２４１に通知する。制御回路２
４１は店込み指示信号２９１を受は取るとデータバス２
８１ Ｆのマイクロプログラムを制御記憶２３１に２１
込み、書込みが完了をしたことを書込み完了通知信号３
０１によって［１−ド制御回路２５に通知する。ロード
制御回路２５は、書込み完了通知信号３０１により１ワ
ードのマイクロプログラムの書込み完了の通知を受は取
ると、次のマイクロプログラムをデータバス２８１上に
準備し、再び■込み指示をｍ込み指示信号２９１によっ
て情報処理装置２１１に通知する。以下同様の動作を行
うことによって、情報処理装置２１１はマイクロプログ
ラムを制御記憶２３１に書込む。
次に、ロード制御回路２５は情報処理装置２１２へのマ
イクロブ［１グラムの書込み指示を書込み指示信号２９
２により制御回路２４２に通知すると、制御回路２４２
は、データバス２８２上のマイクロプログラムを制御記
憶２３２に書込み、書込み完了を書込み完了信号３０２
によりロード制御回路２５に通知する。このように、情
報処理装置２１１と同様な処ＪＩＩによってマイクロプ
ログラムを制御記憶２３２に書込むことができる。
イクロブ［１グラムの書込み指示を書込み指示信号２９
２により制御回路２４２に通知すると、制御回路２４２
は、データバス２８２上のマイクロプログラムを制御記
憶２３２に書込み、書込み完了を書込み完了信号３０２
によりロード制御回路２５に通知する。このように、情
報処理装置２１１と同様な処ＪＩＩによってマイクロプ
ログラムを制御記憶２３２に書込むことができる。
上述した従来の情報処理システムは、ローダが情報処理
装置毎にマイクロプログラムを書込むので、情報処理装
置数に比例してシステム全体の初ｌｕｌ設定の時間が長
くなるという欠点がある。
装置毎にマイクロプログラムを書込むので、情報処理装
置数に比例してシステム全体の初ｌｕｌ設定の時間が長
くなるという欠点がある。
本発明の情報処理システムは、
複数の情報処理装置とローダとを有し、前記ローダは、
マイクロブ［１グラムとマイクロプログラムの種類を識
別する識別情報とを記憶するメモリと、メモリから識別
情報を読出してすべての情報処理装置に送信し、該識別
情報が送信されたことを通知する識別情報送信通知信号
をすべての情報処理装置に送信した後、伝送された識別
情報に対応するマイクロプログラムをメモリから読出し
てすべての情報処理装置に送信し、マイクロブ「１グラ
ムの古込みを指示する書込み指示信号をすべての情報処
理装置に出力するロード制御部を備え、 前記情報処理装置はローダから送信されたマイクロプロ
グラムが格納される制御燕憶と、自装首の制御記憶に書
込まれるべきマイク［１プログラムの識別情報を記憶す
るレジスタと、識別情報送信通知信号による通知があっ
たとき、レジスタの出力とローダから送信されてきた識
別情報とを比較して一致したとき一致信号を出力する比
較器と、一致信号が出力された場合において書込み指示
信号を受信すると、ローダから送信されたマイクロプロ
グラムを制御記憶へ書込む制御回路を有す・る。
マイクロブ［１グラムとマイクロプログラムの種類を識
別する識別情報とを記憶するメモリと、メモリから識別
情報を読出してすべての情報処理装置に送信し、該識別
情報が送信されたことを通知する識別情報送信通知信号
をすべての情報処理装置に送信した後、伝送された識別
情報に対応するマイクロプログラムをメモリから読出し
てすべての情報処理装置に送信し、マイクロブ「１グラ
ムの古込みを指示する書込み指示信号をすべての情報処
理装置に出力するロード制御部を備え、 前記情報処理装置はローダから送信されたマイクロプロ
グラムが格納される制御燕憶と、自装首の制御記憶に書
込まれるべきマイク［１プログラムの識別情報を記憶す
るレジスタと、識別情報送信通知信号による通知があっ
たとき、レジスタの出力とローダから送信されてきた識
別情報とを比較して一致したとき一致信号を出力する比
較器と、一致信号が出力された場合において書込み指示
信号を受信すると、ローダから送信されたマイクロプロ
グラムを制御記憶へ書込む制御回路を有す・る。
このように、情報処理装置毎に自５Ａ置に書込むべきマ
イクロプログラムの識別子を記憶し、この識別子をロー
ダから送信された識別子と比較し、両者が一致したとぎ
にのみ制御回路は制御記憶に該識別子に対応するマイク
ロプログラムを内込むので、ローダは情報処理装置を区
別しないで初期設定動作をすることができるばかりでな
く、複数の情＋１１処理装置に同一の識別子を格納する
ことにより、同一のマイクロプログラムを複数の情報処
理装置に同時によ込むことができる。
イクロプログラムの識別子を記憶し、この識別子をロー
ダから送信された識別子と比較し、両者が一致したとぎ
にのみ制御回路は制御記憶に該識別子に対応するマイク
ロプログラムを内込むので、ローダは情報処理装置を区
別しないで初期設定動作をすることができるばかりでな
く、複数の情＋１１処理装置に同一の識別子を格納する
ことにより、同一のマイクロプログラムを複数の情報処
理装置に同時によ込むことができる。
次に、本発明の実施例について図面を参照して説明する
。
。
第１図は本発明の情報処理システムの一実施例のブ［１
ツク図である。
ツク図である。
本実施例の情報処理システムはローダ２と情報処理装置
１＋、１２．・・・、Ｉｎで構成され、情報処理装置１
１〜１０は並列にローダ２に接続されている。また、本
実施例では情報処理装置１１〜１ｎのうち情報処理装置
１１および１２に同じマイクロプログラムが格納される
。
１＋、１２．・・・、Ｉｎで構成され、情報処理装置１
１〜１０は並列にローダ２に接続されている。また、本
実施例では情報処理装置１１〜１ｎのうち情報処理装置
１１および１２に同じマイクロプログラムが格納される
。
ローダ２は、メモリ１２とロード制御部１１を備えてい
る。メー［す１２は各情報処理５Ａ首に格納すべきマイ
クロプログラムと、その種類を識別づる識別子を記憶し
ている。【１−ド制御部１１はメモリ１２を１ｌＩ１１
１２１１シてデータバス８上に識別子またはマイクロブ
［１グラムの１ワードを読出し、がっ、書込み指示信号
９および識別情報送信通知信号１０を出力する。情報処
理装置１ｋ（ｋ＝１．２゜・、ｎ）はＩＪＩ １１１記
１３に、制御回路４ｋ、レジスタ６におよび比較Ｚ ５
ｋを備えている。制御記憶３にはデータバス８を介し
てマイクロプログラムが格納される。レジスタ６には制
御部Ｉｔ１３ｋに格納されるマイクロプログラムに対応
する識別子を記憶している。比較器５には識別子情報送
信通知信号１０が出力されたときイネーブルにされ、レ
ジスタ６にの内容と、データバス８上にセットされてい
る識別子とを比較し、一致しているときには一致信号７
１を出力する。制御回路４には一致信号７におよび書込
み指示信号９を受取るとｉｌＩ＋制御記憶３ｋにマイク
ロプログラムを書込む。本実施例においてはレジスタ６
１および６２に同じ識別子が格納されている。
る。メー［す１２は各情報処理５Ａ首に格納すべきマイ
クロプログラムと、その種類を識別づる識別子を記憶し
ている。【１−ド制御部１１はメモリ１２を１ｌＩ１１
１２１１シてデータバス８上に識別子またはマイクロブ
［１グラムの１ワードを読出し、がっ、書込み指示信号
９および識別情報送信通知信号１０を出力する。情報処
理装置１ｋ（ｋ＝１．２゜・、ｎ）はＩＪＩ １１１記
１３に、制御回路４ｋ、レジスタ６におよび比較Ｚ ５
ｋを備えている。制御記憶３にはデータバス８を介し
てマイクロプログラムが格納される。レジスタ６には制
御部Ｉｔ１３ｋに格納されるマイクロプログラムに対応
する識別子を記憶している。比較器５には識別子情報送
信通知信号１０が出力されたときイネーブルにされ、レ
ジスタ６にの内容と、データバス８上にセットされてい
る識別子とを比較し、一致しているときには一致信号７
１を出力する。制御回路４には一致信号７におよび書込
み指示信号９を受取るとｉｌＩ＋制御記憶３ｋにマイク
ロプログラムを書込む。本実施例においてはレジスタ６
１および６２に同じ識別子が格納されている。
次に、本実施例の動作を情報処理袋■１１゜１２につい
てマイクロプログラムを格納する場合について説明する
。
てマイクロプログラムを格納する場合について説明する
。
まず最初に、ロード制御部１１はメモリ１２ｈ１らデー
タバス８上に情報処理装置ｉｔ、１２に格納するマイク
ロプログラムの種類を識別する識別子をセットし、識別
情報送信通知信号１０によりその旨を各情報処理装置１
１〜１ｎの比較器５１〜５ｎに通知する。情報処理′４
＆ｉ＆１１において、比較器５１は識別信号送信通知信
号１０の通知を受は取ると、レジスタ６１に記憶されて
いるマイクロブ［１グラムの識別子とデータバス８上□
のマイクロプログラムの識別子を比較する。この場合−
致するので比較器５１は一致信号７１を出力してんす御
回路４１に通知する。次に、ロード制御部１１はデータ
バス８上に前記一致した識別子に対応するマイクロプロ
グラムの１ワードをセットし、書込み指示信号９を出力
してマイクロプログラムを書込むことを各情報処理装置
１１〜１ｎの制御回路４１〜４ｎに指示する。情報処理
装置１１において、ａｊｌ Ｉ１１回路４１は比較器５
１からの通知７１およびよ込み指示信号９による通知を
受は取るとデータバスβ上のマイクロプログラムをυ制
御記憶３１に内込む。さらに続けて、【コード制御部１
１がデータバス８上に次の１ワードのマイクロプログラ
ムをセットし、店込み指示信号９によりｍｉ制御回路４
１に通知すると、制御回路４１は制御記憶３１上にその
１ワードのマイクロプログラムを古込む。
タバス８上に情報処理装置ｉｔ、１２に格納するマイク
ロプログラムの種類を識別する識別子をセットし、識別
情報送信通知信号１０によりその旨を各情報処理装置１
１〜１ｎの比較器５１〜５ｎに通知する。情報処理′４
＆ｉ＆１１において、比較器５１は識別信号送信通知信
号１０の通知を受は取ると、レジスタ６１に記憶されて
いるマイクロブ［１グラムの識別子とデータバス８上□
のマイクロプログラムの識別子を比較する。この場合−
致するので比較器５１は一致信号７１を出力してんす御
回路４１に通知する。次に、ロード制御部１１はデータ
バス８上に前記一致した識別子に対応するマイクロプロ
グラムの１ワードをセットし、書込み指示信号９を出力
してマイクロプログラムを書込むことを各情報処理装置
１１〜１ｎの制御回路４１〜４ｎに指示する。情報処理
装置１１において、ａｊｌ Ｉ１１回路４１は比較器５
１からの通知７１およびよ込み指示信号９による通知を
受は取るとデータバスβ上のマイクロプログラムをυ制
御記憶３１に内込む。さらに続けて、【コード制御部１
１がデータバス８上に次の１ワードのマイクロプログラ
ムをセットし、店込み指示信号９によりｍｉ制御回路４
１に通知すると、制御回路４１は制御記憶３１上にその
１ワードのマイクロプログラムを古込む。
このように、情報処理装置１１においてレジスタ６１が
記憶しているマイクロプログラムの識別子と、ローダ２
から送゛られてきたマイクロプログラムの識別子とが一
致した場合に、制御記憶３１にマイクロプログラムが書
込まれる。そして同様の動作が同荀に情報処理袋′Ｆｉ
ｌｚにおいても、行なわれる。この書込みの期間中、他
の情報処理ｖｔ置１３〜１ｎ１．：ａ５いては、レジス
タ６３〜６ｎのマイクロプログラムの識別子とデータバ
ス２８上の識別子とは異り、比較器５３〜５ｎは一致信
号７３〜７ｎを制御回路４３〜４ｎに出力しない。
記憶しているマイクロプログラムの識別子と、ローダ２
から送゛られてきたマイクロプログラムの識別子とが一
致した場合に、制御記憶３１にマイクロプログラムが書
込まれる。そして同様の動作が同荀に情報処理袋′Ｆｉ
ｌｚにおいても、行なわれる。この書込みの期間中、他
の情報処理ｖｔ置１３〜１ｎ１．：ａ５いては、レジス
タ６３〜６ｎのマイクロプログラムの識別子とデータバ
ス２８上の識別子とは異り、比較器５３〜５ｎは一致信
号７３〜７ｎを制御回路４３〜４ｎに出力しない。
そのためυｔｉｌｌ記憶３３〜３ｎへの出込みは行われ
ない。
ない。
以上説明したように本発明は、各情報処理装置が、入力
されたマイクロプログラムのうち自装置に格納されるべ
きマイクロプログラムを識別して制御記憶への書込みを
１ｌｌｔｌｌすることにより、ローダはどの情報処理装
置にマイクロプログラムを書込んでいるかを意識するこ
となく初期設定をすることができるとともに、複数の情
報処理装置に同一の識別情報を記憶させることにより、
複数の情報処理装置に、同一のマイクロプログラムを同
時にぶ込むことができ、その結果、情報処理システム全
体の初期設定時間を短縮することができ、さらにマイク
ロプログラムの書込みを簡単化することができる効果が
ある。
されたマイクロプログラムのうち自装置に格納されるべ
きマイクロプログラムを識別して制御記憶への書込みを
１ｌｌｔｌｌすることにより、ローダはどの情報処理装
置にマイクロプログラムを書込んでいるかを意識するこ
となく初期設定をすることができるとともに、複数の情
報処理装置に同一の識別情報を記憶させることにより、
複数の情報処理装置に、同一のマイクロプログラムを同
時にぶ込むことができ、その結果、情報処理システム全
体の初期設定時間を短縮することができ、さらにマイク
ロプログラムの書込みを簡単化することができる効果が
ある。
第１図は本発明の情報処理システムの一実施例のブロッ
ク図、第２図は従来の情報処理システムのブ［１ツク図
である。 １＋ 、１２．１ｎ −情報処１’ｌ装置、２・・・ロ
ーダ、 ３＋ 、３２．３ｎ・・・制御記憶、 ４１．４２．４ｎ・・・制御回路、 ５１．５２．５ｎ・・・比較器、 ６１．６２．６ｎ・・・レジスタ、 ７＋ 、７２．７ｎ・・・一致信号、 ８・・・データバス、 ９・・・書込み指示信号、 １０・・・識別情報送信通知信号、 １１・・・ロード制御部、 １２・・・メモリ。 特許出願人 日木′心気株式会社
ク図、第２図は従来の情報処理システムのブ［１ツク図
である。 １＋ 、１２．１ｎ −情報処１’ｌ装置、２・・・ロ
ーダ、 ３＋ 、３２．３ｎ・・・制御記憶、 ４１．４２．４ｎ・・・制御回路、 ５１．５２．５ｎ・・・比較器、 ６１．６２．６ｎ・・・レジスタ、 ７＋ 、７２．７ｎ・・・一致信号、 ８・・・データバス、 ９・・・書込み指示信号、 １０・・・識別情報送信通知信号、 １１・・・ロード制御部、 １２・・・メモリ。 特許出願人 日木′心気株式会社
Claims (1)
- 【特許請求の範囲】 複数の情報処理装置とローダとを有し、 前記ローダは、マイクロプログラムとマイクロプログラ
ムの種類を識別する識別情報とを記憶するメモリと、メ
モリから識別情報を読出してすべての情報処理装置に送
信し、該識別情報が送信されたことを通知する識別情報
送信通知信号をすべての情報処理装置に送信した後、伝
送された識別情報に対応するマイクロプログラムをメモ
リから読出してすべての情報処理装置に送信し、マイク
ロプログラムの書込みを指示する書込み指示信号をすべ
ての情報処理装置に出力するロード制御部を備え、 前記情報処理装置は、ローダから送信されたマイクロプ
ログラムが格納される制御記憶と、自装置の制御記憶に
書込まれるべきマイクロプログラムの識別情報を記憶す
るレジスタと、識別情報送信通知信号による通知があっ
たとき、レジスタの出力とローダから送信されてきた識
別情報とを比較して一致したとき一致信号を出力する比
較器と、一致信号が出力された場合において書込み指示
信号を受信すると、ローダから送信されたマイクロプロ
グラムを制御記憶へ書込む制御回路を有する情報処理シ
ステム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265588A JPH01106225A (ja) | 1987-10-20 | 1987-10-20 | 情報処理システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62265588A JPH01106225A (ja) | 1987-10-20 | 1987-10-20 | 情報処理システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01106225A true JPH01106225A (ja) | 1989-04-24 |
Family
ID=17419206
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62265588A Pending JPH01106225A (ja) | 1987-10-20 | 1987-10-20 | 情報処理システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01106225A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04106624A (ja) * | 1990-08-27 | 1992-04-08 | Nec Ibaraki Ltd | マイクロ・プログラム格納方式 |
| JP2010282644A (ja) * | 1990-06-04 | 2010-12-16 | Hitachi Ltd | データ処理装置およびデータ処理方法 |
-
1987
- 1987-10-20 JP JP62265588A patent/JPH01106225A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010282644A (ja) * | 1990-06-04 | 2010-12-16 | Hitachi Ltd | データ処理装置およびデータ処理方法 |
| JPH04106624A (ja) * | 1990-08-27 | 1992-04-08 | Nec Ibaraki Ltd | マイクロ・プログラム格納方式 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4080651A (en) | Memory control processor | |
| US4080652A (en) | Data processing system | |
| US4347567A (en) | Computer system apparatus for improving access to memory by deferring write operations | |
| US4070703A (en) | Control store organization in a microprogrammed data processing system | |
| EP0321775B1 (en) | Secure data processing system using commodity devices | |
| ES348591A1 (es) | Un metodo de multiplicar el control, por medio de instruc- ciones procedentes de un medio de entrada-salida, de una pluralidad de dispositivos de almacenaje de datos. | |
| US3812471A (en) | I/o device reserve system for a data processor | |
| US4814977A (en) | Apparatus and method for direct memory to peripheral and peripheral to memory data transfers | |
| JP2806930B2 (ja) | 主記憶一致制御方式 | |
| US4775929A (en) | Time partitioned bus arrangement | |
| JPS62163143A (ja) | イニシヤル・マイクロプログラム・ロ−ド制御装置 | |
| JPS63259725A (ja) | 情報処理システム | |
| JPH0399326A (ja) | マイクロプログラムローデイング方法とローデイング制御装置と情報処理装置と情報処理システム | |
| JP2635637B2 (ja) | システム内メモリの試験装置 | |
| JP3220060B2 (ja) | メモリの試験方式 | |
| JPH01197860A (ja) | メモリ故障検出回路 | |
| JPS63301346A (ja) | 入出力制御方式 | |
| JPH01269141A (ja) | 拡張ポートを有するマイクロプロセッサ | |
| JPS63314648A (ja) | デ−タ通信用プロセッサ | |
| GB1525862A (en) | Microprogramme-interrupted computer | |
| JPH01222345A (ja) | 部分書込みアクセスのマージ制御方式 | |
| JPS6219912A (ja) | シ−ケンス演算制御装置 | |
| JPH02197933A (ja) | トレーサ方式 | |
| JPH0535457B2 (ja) | ||
| JPH0221340A (ja) | ファームウェアのデバッグ方式 |