JPH0410699Y2 - - Google Patents
Info
- Publication number
- JPH0410699Y2 JPH0410699Y2 JP1982007298U JP729882U JPH0410699Y2 JP H0410699 Y2 JPH0410699 Y2 JP H0410699Y2 JP 1982007298 U JP1982007298 U JP 1982007298U JP 729882 U JP729882 U JP 729882U JP H0410699 Y2 JPH0410699 Y2 JP H0410699Y2
- Authority
- JP
- Japan
- Prior art keywords
- plating film
- resin
- lead frame
- metal plate
- plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/753—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between laterally-adjacent chips
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/754—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked insulating package substrate, interposer or RDL
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Wire Bonding (AREA)
- Lead Frames For Integrated Circuits (AREA)
Description
【考案の詳細な説明】
本考案は半導体装置に利用するリードフレーム
の改良に関するものである。
の改良に関するものである。
シリコン、ゲルマニウム、化合物半導体等の半
導体材料を用いて構成する半導体装置は、上記半
導体材料に拡散、エツチング等の処理を施こして
作製する半導体チツプに対して、これらのチツプ
を外部回路と接続するためにリードフレームが用
いられる。
導体材料を用いて構成する半導体装置は、上記半
導体材料に拡散、エツチング等の処理を施こして
作製する半導体チツプに対して、これらのチツプ
を外部回路と接続するためにリードフレームが用
いられる。
例えば半導体装置が発光ダイオード（LED）
である場合、第１図に示すようなリードフレーム
１が用いられている。即ちリードフレーム１は、
半導体素子２を搭載するための第１リード１ａ
と、半導体素子２に一端が接続されたワイヤ３の
他端を接続する第２リード１ｂが１対をなして、
連結帯１ｃに連結されながら２次元的に多数対設
けられている。上記リードフレーム１は金属板を
上記形状に打抜いて作製されるが、金属板はチツ
プ２及びワイヤ３とのボンデイング性を得るた
め、表面に金又は銀による貴金属メツキが施こさ
れている。ここで貴金属メツキは、従来のリード
フレームでは上記第１及び第２リードの先端部分
だけではなく、アウターリード部にも施こされて
いる。しかしアウターリード部のメツキ膜は、装
置の組立て作業や保管中に酸化や変質を起こし、
そのままでは安定した表面状態が得られない。従
つて実際の半導体装置では、上記貴金属メツキの
上に更にアウターリードとなる部分に錫又は半田
メツキや半田デイツプを行つている。このように
従来のリードフレームは表面処理が繁雑であり、
工程数が多くなるという欠点があつた。
である場合、第１図に示すようなリードフレーム
１が用いられている。即ちリードフレーム１は、
半導体素子２を搭載するための第１リード１ａ
と、半導体素子２に一端が接続されたワイヤ３の
他端を接続する第２リード１ｂが１対をなして、
連結帯１ｃに連結されながら２次元的に多数対設
けられている。上記リードフレーム１は金属板を
上記形状に打抜いて作製されるが、金属板はチツ
プ２及びワイヤ３とのボンデイング性を得るた
め、表面に金又は銀による貴金属メツキが施こさ
れている。ここで貴金属メツキは、従来のリード
フレームでは上記第１及び第２リードの先端部分
だけではなく、アウターリード部にも施こされて
いる。しかしアウターリード部のメツキ膜は、装
置の組立て作業や保管中に酸化や変質を起こし、
そのままでは安定した表面状態が得られない。従
つて実際の半導体装置では、上記貴金属メツキの
上に更にアウターリードとなる部分に錫又は半田
メツキや半田デイツプを行つている。このように
従来のリードフレームは表面処理が繁雑であり、
工程数が多くなるという欠点があつた。
本考案は上記従来のリードフレームにおける欠
点を除去し、製造工程を簡単にし、半田付性の良
好な表面をもつリードフレームを提供するもので
ある。次に図を用いて本考案の実施例を説明す
る。
点を除去し、製造工程を簡単にし、半田付性の良
好な表面をもつリードフレームを提供するもので
ある。次に図を用いて本考案の実施例を説明す
る。
第２図において１１は従来装置と同様に、第１
リード１１ａと第２リード１１ｂを１対として連
結帯１１ｃによつて複数対連結させて打抜かれた
金属板である。上記第１及び第２リード１１ａ，
１１ｂの各先端部分には銀メツキ膜１２が形成さ
れている。該銀メツキ膜１２は少なくともボンデ
イング部分に形成されておれば目的を達成し得る
が、本実施例では後述する封止用樹脂で被われる
リード表面に被着される。第１及び第２リード１
１ａ，１１ｂの延長した他の金属表面は、上記メ
ツキ工程に続いて或いは同時に錫メツキ又は半田
メツキ１３が施こされている。該錫メツキ又は半
田メツキ１３を施こすことにより、従来のリード
フレームに要求されていた外装メツキ又は半田デ
イツプを省くことができる。貴金属メツキされた
リード１１ａ先端にはチツプ１４がタイボンドさ
れ、該チツプ１４と他のリード１１ｂとの間には
ワイヤ１５のボンデイングが行われている。チツ
プボンデイングされたリードフレームは、第３図
の如く無色、或いは着色等の透光性樹脂１６でモ
ールドされ、外部環境から保護される。樹脂１６
から外部に露出したアウターリード１１ａ，１１
ｂは、樹脂１６に埋設された部分が銀メツキされ
ているため、銀メツキ１２の一部が露出した状態
にある。個々の半導体装置を得るにあたつては連
結部分１１ｃが切断される。
リード１１ａと第２リード１１ｂを１対として連
結帯１１ｃによつて複数対連結させて打抜かれた
金属板である。上記第１及び第２リード１１ａ，
１１ｂの各先端部分には銀メツキ膜１２が形成さ
れている。該銀メツキ膜１２は少なくともボンデ
イング部分に形成されておれば目的を達成し得る
が、本実施例では後述する封止用樹脂で被われる
リード表面に被着される。第１及び第２リード１
１ａ，１１ｂの延長した他の金属表面は、上記メ
ツキ工程に続いて或いは同時に錫メツキ又は半田
メツキ１３が施こされている。該錫メツキ又は半
田メツキ１３を施こすことにより、従来のリード
フレームに要求されていた外装メツキ又は半田デ
イツプを省くことができる。貴金属メツキされた
リード１１ａ先端にはチツプ１４がタイボンドさ
れ、該チツプ１４と他のリード１１ｂとの間には
ワイヤ１５のボンデイングが行われている。チツ
プボンデイングされたリードフレームは、第３図
の如く無色、或いは着色等の透光性樹脂１６でモ
ールドされ、外部環境から保護される。樹脂１６
から外部に露出したアウターリード１１ａ，１１
ｂは、樹脂１６に埋設された部分が銀メツキされ
ているため、銀メツキ１２の一部が露出した状態
にある。個々の半導体装置を得るにあたつては連
結部分１１ｃが切断される。
個々の半導体装置にあつては、上記したよう
に、樹脂１６から外部にさらに銀メツキ膜１２が
露出した状態でその先にSnメツキ又は半田メツ
キ膜１３が被着されるので、回路基板等にこの半
導体装置を半田付けにより取り付ける際には、半
田は仮にリードフレームの上方に昇って行くとし
ても、材質の異なる銀メツキ膜１２との境部分で
とまり、樹脂１６に悪影響を及ぼすことがない。
また、樹脂１６との界面は銀メツキ膜１２であり
リードフレームとの密着性等がよくチツプ１４に
対する信頼性も高い。
に、樹脂１６から外部にさらに銀メツキ膜１２が
露出した状態でその先にSnメツキ又は半田メツ
キ膜１３が被着されるので、回路基板等にこの半
導体装置を半田付けにより取り付ける際には、半
田は仮にリードフレームの上方に昇って行くとし
ても、材質の異なる銀メツキ膜１２との境部分で
とまり、樹脂１６に悪影響を及ぼすことがない。
また、樹脂１６との界面は銀メツキ膜１２であり
リードフレームとの密着性等がよくチツプ１４に
対する信頼性も高い。
上記実施例はLED用のリードフレームを示し
たが、IC，LSI等のリードフレームにも本考案は
適用し得る。
たが、IC，LSI等のリードフレームにも本考案は
適用し得る。
以上本考案による多色メツキリードフレームに
よれば、従来のように樹脂モールド後に外装メツ
キ又は半田デイツプを行う必要がなく工程数が少
なくなると共に、外装メツキや半田デイツプによ
る薬品や熱の影響を心配する必要がなく、半導体
装置の組立てに適用した場合装置の信頼性を損う
惧れがない。また貴金属メツキの範囲を少なくす
ることができ、経費の節減を図り得る。更にリー
ドフレームは金属板の状態で貴金属メツキ膜及び
Snメツキ又は半田メツキ膜を作製するため、素
子や樹脂に悪影響を及ぼすことがなく、安定した
表面状態のリードフレームが得られる。また、樹
脂封止においては樹脂外に貴金属メツキ膜が露出
するようになるので、リードフレームとの密着性
を良くしてチツプに対する信頼性を保持できると
ともに、回路基板等への半田付けの際には、半田
付けの半田は樹脂封止部分外の半田付性をもつメ
ツキ膜部分でとめることができ、半田付け時の樹
脂に対する悪影響も防止できる。
よれば、従来のように樹脂モールド後に外装メツ
キ又は半田デイツプを行う必要がなく工程数が少
なくなると共に、外装メツキや半田デイツプによ
る薬品や熱の影響を心配する必要がなく、半導体
装置の組立てに適用した場合装置の信頼性を損う
惧れがない。また貴金属メツキの範囲を少なくす
ることができ、経費の節減を図り得る。更にリー
ドフレームは金属板の状態で貴金属メツキ膜及び
Snメツキ又は半田メツキ膜を作製するため、素
子や樹脂に悪影響を及ぼすことがなく、安定した
表面状態のリードフレームが得られる。また、樹
脂封止においては樹脂外に貴金属メツキ膜が露出
するようになるので、リードフレームとの密着性
を良くしてチツプに対する信頼性を保持できると
ともに、回路基板等への半田付けの際には、半田
付けの半田は樹脂封止部分外の半田付性をもつメ
ツキ膜部分でとめることができ、半田付け時の樹
脂に対する悪影響も防止できる。
第１図は従来のリードフレームを示す平面図、
第２図は本考案による一実施例のリードフレーム
を示す平面図、第３図は同実施例を用いた半導体
装置の平面図である。 １１……リードフレーム、１１ａ……第１リー
ド、１１ｂ……第２リード、１２……銀メツキ
膜、１３……錫メツキ膜、１４……チツプ、１５
……ワイヤ、１６……樹脂。
第２図は本考案による一実施例のリードフレーム
を示す平面図、第３図は同実施例を用いた半導体
装置の平面図である。 １１……リードフレーム、１１ａ……第１リー
ド、１１ｂ……第２リード、１２……銀メツキ
膜、１３……錫メツキ膜、１４……チツプ、１５
……ワイヤ、１６……樹脂。
Claims (1)
- 所望形状のリードが打抜かれた金属板の、半導
体チツプをダイボンドする領域及び半導体チツプ
に一端が接続されたワイヤの他端を接続する領域
で、かつ樹脂封止領域外まで延長された領域のそ
れぞれの平面に被着された貴金属メツキ膜と、上
記貴金属メツキ膜が被着された樹脂封止部の領域
外から延びた金属板のアウターリード面に直ちに
被着された半田付性をもつSnメツキ又は半田メ
ツキ膜とを備えたことを特徴とする半導体装置の
リードフレーム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982007298U JPS58111958U (ja) | 1982-01-21 | 1982-01-21 | 半導体装置のリ−ドフレ−ム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1982007298U JPS58111958U (ja) | 1982-01-21 | 1982-01-21 | 半導体装置のリ−ドフレ−ム |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58111958U JPS58111958U (ja) | 1983-07-30 |
| JPH0410699Y2 true JPH0410699Y2 (ja) | 1992-03-17 |
Family
ID=30020054
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1982007298U Granted JPS58111958U (ja) | 1982-01-21 | 1982-01-21 | 半導体装置のリ−ドフレ−ム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58111958U (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4316019B2 (ja) * | 1996-10-01 | 2009-08-19 | 株式会社東芝 | 半導体装置及び半導体装置製造方法 |
| JP4815708B2 (ja) * | 1999-01-05 | 2011-11-16 | 日亜化学工業株式会社 | 発光ダイオードを用いた表示装置 |
| JP3685057B2 (ja) * | 1999-12-08 | 2005-08-17 | 日亜化学工業株式会社 | Ｌｅｄランプ及びその製造方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5816339B2 (ja) * | 1975-04-04 | 1983-03-30 | 日本電気株式会社 | ハンドウタイソウチ |
| JPS574183A (en) * | 1980-06-10 | 1982-01-09 | Toshiba Corp | Metallic thin strip for installing semiconductor light-emitting element |
-
1982
- 1982-01-21 JP JP1982007298U patent/JPS58111958U/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58111958U (ja) | 1983-07-30 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20230026949A1 (en) | Method of forming a packaged semiconductor device having enhanced wettable flank and structure | |
| US6297547B1 (en) | Mounting multiple semiconductor dies in a package | |
| US7008824B2 (en) | Method of fabricating mounted multiple semiconductor dies in a package | |
| US7507605B2 (en) | Low cost lead-free preplated leadframe having improved adhesion and solderability | |
| JPH09252014A (ja) | 半導体素子の製造方法 | |
| KR20020052930A (ko) | 반도체장치 및 그 제조방법 | |
| US5223746A (en) | Packaging structure for a solid-state imaging device with selectively aluminium coated leads | |
| US5406119A (en) | Lead frame | |
| JPH0410699Y2 (ja) | ||
| KR100891649B1 (ko) | 반도체 패키지 제조방법 | |
| JPS6086851A (ja) | 樹脂封止型半導体装置 | |
| JPH0553310B2 (ja) | ||
| KR200159861Y1 (ko) | 반도체 패키지 | |
| JPS62263665A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
| JPH0228356A (ja) | 表面実装型半導体装置及びその製造方法 | |
| KR940010298A (ko) | 반도체 패키지 및 그의 제조방법 | |
| JPS5986251A (ja) | 樹脂封止型半導体装置用リ−ドフレ−ム | |
| KR100230751B1 (ko) | 반도체 패키지의 제조방법 | |
| JP2516394Y2 (ja) | 半導体装置 | |
| KR20030025481A (ko) | 플립칩 반도체패키지 및 그의 제조방법 | |
| KR960000462Y1 (ko) | 기판 반도체 장치 | |
| KR0121171Y1 (ko) | 멀티칩 반도체 패키지 | |
| JP2006269719A (ja) | 電子装置 | |
| KR100308393B1 (ko) | 반도체패키지및그제조방법 | |
| JPS6342860B2 (ja) |