JPH04107876A - 半導体装置及びれを用いたイグナイタ装置 - Google Patents
半導体装置及びれを用いたイグナイタ装置Info
- Publication number
- JPH04107876A JPH04107876A JP22579690A JP22579690A JPH04107876A JP H04107876 A JPH04107876 A JP H04107876A JP 22579690 A JP22579690 A JP 22579690A JP 22579690 A JP22579690 A JP 22579690A JP H04107876 A JPH04107876 A JP H04107876A
- Authority
- JP
- Japan
- Prior art keywords
- region
- drain
- conductivity type
- area
- source
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 23
- 239000000758 substrate Substances 0.000 claims abstract description 29
- 230000015556 catabolic process Effects 0.000 claims abstract description 14
- 230000006378 damage Effects 0.000 abstract description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 3
- 229910052814 silicon oxide Inorganic materials 0.000 description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 230000003685 thermal hair damage Effects 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
- Protection Of Static Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はイグナイタ用のパワー素子として使用すること
ができる半導体装置とそれを用いたイグナイタ装置に関
する。
ができる半導体装置とそれを用いたイグナイタ装置に関
する。
従来の技術
従来、ＭＯＳＦＥＴをスイッチング素子としてイグナイ
タに用いる場合、スイッチング部は第２図に示したよう
にＭＯＳＦＥＴ１３のドレイン−ソース間にサージ保護
用ダイオード１４を設けることが必要である。なお第２
回中、１２にはトランス、１５は発光点である。
タに用いる場合、スイッチング部は第２図に示したよう
にＭＯＳＦＥＴ１３のドレイン−ソース間にサージ保護
用ダイオード１４を設けることが必要である。なお第２
回中、１２にはトランス、１５は発光点である。
発明が解決しようとする課題
このサージ保護用ダイオードが必要な理由について以下
説明する。第３図は第２図のＭＯＳＦＥＴ１３を動作１
６．１７．停止１８．１９したときのドレイン電圧を示
している。第３図ａが外付ダイオード１４有り、第３図
すが無の場合である。
説明する。第３図は第２図のＭＯＳＦＥＴ１３を動作１
６．１７．停止１８．１９したときのドレイン電圧を示
している。第３図ａが外付ダイオード１４有り、第３図
すが無の場合である。
−点＃ｌ［＃２２．２６がＭＯＳＦＥＴ１３のドレイン
−ソース間降伏電圧である。負荷がインダクタンス負荷
のため、ＭＯＳＦＥＴが停止した瞬間、正電圧のサージ
２０．２１が発生する。外付のサージ保護ダイオード１
４が無い場合はサージ電圧がＭＯＳＦＥＴ１３のドレイ
ン−ソース間降伏電圧より高くなるためＭＯＳＦＥＴ１
３はドレイン−ソース間で降伏し第４図に示すようにド
レインコンタクト領域２８からソース３１に降伏電流が
流れると、半導体基板３５の抵抗成分３４による電圧差
が生じ、寄生バイポーラトランジスタ３３が動作し温度
上昇を引き起こし、熱破壊にいたる。そこでＭＯＳＦＥ
Ｔ１３の降伏電圧よりも低い降伏電圧のダイオード１４
をＭＯＳＦＥＴのドレイン−ソース間に挿入する必要が
ある。なお第４図中、２４はドレイン電極、２５はソー
ス電極、３０は延長ドレイン領域、２９は第一導電型領
域、２６は酸化シリコン膜、２７はゲート電極、３２は
基板コンタクト領域である。
−ソース間降伏電圧である。負荷がインダクタンス負荷
のため、ＭＯＳＦＥＴが停止した瞬間、正電圧のサージ
２０．２１が発生する。外付のサージ保護ダイオード１
４が無い場合はサージ電圧がＭＯＳＦＥＴ１３のドレイ
ン−ソース間降伏電圧より高くなるためＭＯＳＦＥＴ１
３はドレイン−ソース間で降伏し第４図に示すようにド
レインコンタクト領域２８からソース３１に降伏電流が
流れると、半導体基板３５の抵抗成分３４による電圧差
が生じ、寄生バイポーラトランジスタ３３が動作し温度
上昇を引き起こし、熱破壊にいたる。そこでＭＯＳＦＥ
Ｔ１３の降伏電圧よりも低い降伏電圧のダイオード１４
をＭＯＳＦＥＴのドレイン−ソース間に挿入する必要が
ある。なお第４図中、２４はドレイン電極、２５はソー
ス電極、３０は延長ドレイン領域、２９は第一導電型領
域、２６は酸化シリコン膜、２７はゲート電極、３２は
基板コンタクト領域である。
このように従来の構造では、ＭＯＳＦＥＴのドレイン−
ソース間にサージ保護用ダイオードを設けなければなら
なかった。
ソース間にサージ保護用ダイオードを設けなければなら
なかった。
課題を解決するための手段
本発明では上記の課題を解決するため下記に示す横型Ｍ
ＯＳＦＥＴ構造をとる。つまり第一導電型半導体基板中
に形成した第二導電型のソース領域とドレインコンタク
ト領域の間にドレインコンタクト領域に接する第二導電
型の延長ドレイン領域を形成し、延長ドレイン領域内の
表面にドレインに対し逆バイアスされた第一導電型領域
を形成し、ドレインコンタクト領域の深さを延長ドレイ
ン領域よりも深くし、延長ドレイン領域とソース領域の
間の第一導電型半導体基板表面をチャネル領域とし、こ
のチャネル領域上にゲート酸化膜を介してゲート電極を
形成し、上記の半導体基板の下に高濃度の第一導電型の
下層高濃度領域を形成し、ドレイン−ソース間に逆電圧
を印加したとき、ドレインコンタクト領域と半導体基板
間で降伏がおこるようにした構造である。
ＯＳＦＥＴ構造をとる。つまり第一導電型半導体基板中
に形成した第二導電型のソース領域とドレインコンタク
ト領域の間にドレインコンタクト領域に接する第二導電
型の延長ドレイン領域を形成し、延長ドレイン領域内の
表面にドレインに対し逆バイアスされた第一導電型領域
を形成し、ドレインコンタクト領域の深さを延長ドレイ
ン領域よりも深くし、延長ドレイン領域とソース領域の
間の第一導電型半導体基板表面をチャネル領域とし、こ
のチャネル領域上にゲート酸化膜を介してゲート電極を
形成し、上記の半導体基板の下に高濃度の第一導電型の
下層高濃度領域を形成し、ドレイン−ソース間に逆電圧
を印加したとき、ドレインコンタクト領域と半導体基板
間で降伏がおこるようにした構造である。
作 用
このような本発明の構造によりＭＯＳＦＥＴのドレイン
−ソース間にＭＯＳＦＥＴの降伏電圧よりも低い降伏電
圧のダイオードを挿入できＭＯＳＦＥＴを降伏による破
壊から保護できる。
−ソース間にＭＯＳＦＥＴの降伏電圧よりも低い降伏電
圧のダイオードを挿入できＭＯＳＦＥＴを降伏による破
壊から保護できる。
実施例
第１図に本発明の一実施例における半導体装置の断面を
示す。第一導電型（たとえばＰ型）の半導体基板１０に
第二導電型（たとえばＮ型）の延長ドレイン領域６を設
け、そのドレイン領域６内の表面に、このドレイン領域
６に対して逆バイアスされた第一導電型、領域７を形成
する。半導体基板１０の下には該基板１０よりも高濃度
の第一導電型の下層高濃度領域１１が設けられている。
示す。第一導電型（たとえばＰ型）の半導体基板１０に
第二導電型（たとえばＮ型）の延長ドレイン領域６を設
け、そのドレイン領域６内の表面に、このドレイン領域
６に対して逆バイアスされた第一導電型、領域７を形成
する。半導体基板１０の下には該基板１０よりも高濃度
の第一導電型の下層高濃度領域１１が設けられている。
ドレイン領域６と基板１０に設けた第二導電型のソース
領域８との間に逆電圧がかかったとき、ドレイン領域６
と基板１０間とこの第一導電型領域７とドレイン領域６
間の両方がら空乏層が広がるため、この第一導電型領域
７がない構造よりも、延長ドレイン領域６の濃度を濃（
しかつ高耐圧を実現できるので、ドレイン６−ソース８
間のオン抵抗を大幅に低くできる。素子の特性をイグナ
イタ用とするため、半導体基板１０の濃度を３×１０１
４０Ｉｌ−３とした。ソース領域８と接して基板１０の
コンタクト領域９を形成し、同時にソース電極２でコン
タクトをとった。ゲート電極４としては多結晶シリコン
を用い基板表面には２ミクロン以上のシリコン酸化膜３
を形成した。このシリコン酸化膜３のゲート電極４下部
がゲート酸化膜となる。ドレイン電極１はソース電極と
同じ幅とした。延長ドレイン領域６の深さは５ミクロン
、ドレインコンタクト領域５の深さは１０ミクロンとす
ることにより、ダイオードの降伏電圧は３６０Ｖ、ＭＯ
Ｓの降伏電圧は４００ｖである。
領域８との間に逆電圧がかかったとき、ドレイン領域６
と基板１０間とこの第一導電型領域７とドレイン領域６
間の両方がら空乏層が広がるため、この第一導電型領域
７がない構造よりも、延長ドレイン領域６の濃度を濃（
しかつ高耐圧を実現できるので、ドレイン６−ソース８
間のオン抵抗を大幅に低くできる。素子の特性をイグナ
イタ用とするため、半導体基板１０の濃度を３×１０１
４０Ｉｌ−３とした。ソース領域８と接して基板１０の
コンタクト領域９を形成し、同時にソース電極２でコン
タクトをとった。ゲート電極４としては多結晶シリコン
を用い基板表面には２ミクロン以上のシリコン酸化膜３
を形成した。このシリコン酸化膜３のゲート電極４下部
がゲート酸化膜となる。ドレイン電極１はソース電極と
同じ幅とした。延長ドレイン領域６の深さは５ミクロン
、ドレインコンタクト領域５の深さは１０ミクロンとす
ることにより、ダイオードの降伏電圧は３６０Ｖ、ＭＯ
Ｓの降伏電圧は４００ｖである。
発明の効果
以上のように本発明によればＭＯＳＦＥＴの降伏電圧よ
りも低い降伏電圧のダイオードをＭＯＳＦＥＴのドレイ
ン−ソース間と形成して１チツプ内に作り込むことがで
きる。
りも低い降伏電圧のダイオードをＭＯＳＦＥＴのドレイ
ン−ソース間と形成して１チツプ内に作り込むことがで
きる。
第１図は本発明の一実施例における半導体装置の断面図
、第２図は一般的なイグナイタ装置の回路図、第３図は
第２図のＭＯＳＦＥＴのスイッチング時のドレイン電圧
の変化を示す波形図、第４図はＭＯＳＦＥＴのドレイン
−ソース間が降伏し第 図 １・・・・・・ドレイン電極、２・・・・・・ソース電
極、３・・・・・・シリコン酸化膜、４・・・・・・ゲ
ート電極、５・・・・・・ドレインコンタクト領域、６
・・・・・・延長ドレイン領域、７・・・・・・第１導
電型領域、８・・・・・・ソース領域、９・・・・・・
基板コンタクト領域、１０・・・・・・半導体基板、１
１・・・・・・基板よりも高濃度の第一導電型領域。 代理人の氏名 弁理士 小鍛治 明ほか２２第 図 １聞 Ｍ閉 ？４−−−・ ２’５ ・・− ？６−・・ ？７ °°− ドしインを檜 ソース電極 ＃ｉ化シリコン繰 ゲート電〕参 ３０− 裏ト良ドレイン剣０戎 ３２− 養板コンタクト刻０＾
、第２図は一般的なイグナイタ装置の回路図、第３図は
第２図のＭＯＳＦＥＴのスイッチング時のドレイン電圧
の変化を示す波形図、第４図はＭＯＳＦＥＴのドレイン
−ソース間が降伏し第 図 １・・・・・・ドレイン電極、２・・・・・・ソース電
極、３・・・・・・シリコン酸化膜、４・・・・・・ゲ
ート電極、５・・・・・・ドレインコンタクト領域、６
・・・・・・延長ドレイン領域、７・・・・・・第１導
電型領域、８・・・・・・ソース領域、９・・・・・・
基板コンタクト領域、１０・・・・・・半導体基板、１
１・・・・・・基板よりも高濃度の第一導電型領域。 代理人の氏名 弁理士 小鍛治 明ほか２２第 図 １聞 Ｍ閉 ？４−−−・ ２’５ ・・− ？６−・・ ？７ °°− ドしインを檜 ソース電極 ＃ｉ化シリコン繰 ゲート電〕参 ３０− 裏ト良ドレイン剣０戎 ３２− 養板コンタクト刻０＾
Claims (2)
- （１）第一導電型半導体基板中に形成した、第二導電型
のソース領域とドレインコンタクト領域との間に、上記
ドレインコンタクト領域に接する第二導電型の延長ドレ
イン領域を設け、上記延長ドレイン領域内の表面に延長
ドレイン領域と逆バイアスされた第一導電型領域を設け
、延長ドレイン領域よりも深いドレインコンタクト領域
を設け、第一導電型基板の下に半導体基板よりも高濃度
の第一導電型の下層高濃度領域を設け、延長ドレイン領
域とソース領域間に位置する第一導電型半導体基板の表
面をチャネル領域とし、このチャネル領域の上にゲート
酸化膜を介してゲート電極を設け、ソース領域は上記半
導体基板に電気的に接続されており、ドレイン−ソース
間に逆電圧を印加したとき、ドレインコンタクト領域と
半導体基板間で降伏がおこる半導体装置。 - （２）請求項一に記載の半導体装置を用いたイグナイタ
装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22579690A JPH04107876A (ja) | 1990-08-27 | 1990-08-27 | 半導体装置及びれを用いたイグナイタ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22579690A JPH04107876A (ja) | 1990-08-27 | 1990-08-27 | 半導体装置及びれを用いたイグナイタ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04107876A true JPH04107876A (ja) | 1992-04-09 |
Family
ID=16834918
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22579690A Pending JPH04107876A (ja) | 1990-08-27 | 1990-08-27 | 半導体装置及びれを用いたイグナイタ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04107876A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07147400A (ja) * | 1993-11-22 | 1995-06-06 | Nec Corp | 半導体装置 |
| US6404012B1 (en) | 1997-11-13 | 2002-06-11 | Nec Corporation | Semiconductor device having a reverse conductive type diffusion layer in an extended drain diffusion layer |
| JP2004031804A (ja) * | 2002-06-27 | 2004-01-29 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| CN113540083A (zh) * | 2020-07-17 | 2021-10-22 | 成都芯源系统有限公司 | 一种场效应晶体管器件及其控制方法 |
-
1990
- 1990-08-27 JP JP22579690A patent/JPH04107876A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07147400A (ja) * | 1993-11-22 | 1995-06-06 | Nec Corp | 半導体装置 |
| US6404012B1 (en) | 1997-11-13 | 2002-06-11 | Nec Corporation | Semiconductor device having a reverse conductive type diffusion layer in an extended drain diffusion layer |
| JP2004031804A (ja) * | 2002-06-27 | 2004-01-29 | Sanyo Electric Co Ltd | 半導体装置及びその製造方法 |
| CN113540083A (zh) * | 2020-07-17 | 2021-10-22 | 成都芯源系统有限公司 | 一种场效应晶体管器件及其控制方法 |
| CN113540083B (zh) * | 2020-07-17 | 2023-09-05 | 成都芯源系统有限公司 | 一种场效应晶体管器件及其控制方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6246092B1 (en) | High breakdown voltage MOS semiconductor apparatus | |
| US5973359A (en) | MOS type semiconductor device | |
| JP3243902B2 (ja) | 半導体装置 | |
| US5282018A (en) | Power semiconductor device having gate structure in trench | |
| KR920010314B1 (ko) | 반도체 장치 | |
| JP2635828B2 (ja) | 半導体装置 | |
| JP3076468B2 (ja) | 半導体装置 | |
| JP2946750B2 (ja) | 半導体装置 | |
| US20230418319A1 (en) | Semiconductor transistors having minimum gate-to-source voltage clamp circuits | |
| JP3186405B2 (ja) | 横型ｍｏｓｆｅｔ | |
| JPS62176168A (ja) | 縦型ｍｏｓトランジスタ | |
| JPH04196359A (ja) | 複合半導体装置及びそれを使つた電力変換装置 | |
| US20130153955A1 (en) | Semiconductor device | |
| JPS61124178A (ja) | 電界効果型半導体装置 | |
| JP3226075B2 (ja) | たて型ｍｏｓ半導体装置 | |
| JPS63311766A (ja) | Ｍｉｓパワートランジスタ | |
| JP3185292B2 (ja) | 半導体装置 | |
| JP3911719B2 (ja) | 電流検知部内蔵型絶縁ゲートバイポーラトランジスタ | |
| JPH0154865B2 (ja) | ||
| JPH0254969A (ja) | Ｍｏｓ型半導体装置 | |
| JP4431761B2 (ja) | Ｍｏｓ型半導体装置 | |
| JPH04107878A (ja) | 半導体装置およびそれを用いたイグナイタ装置 | |
| JPH04107871A (ja) | 半導体装置およびそれを用いたイグナイタ装置 | |
| JP2890725B2 (ja) | 半導体装置 | |
| JPS63288064A (ja) | 複合サイリスタ |