JPH0411147B2 - - Google Patents
Info
- Publication number
- JPH0411147B2 JPH0411147B2 JP60102318A JP10231885A JPH0411147B2 JP H0411147 B2 JPH0411147 B2 JP H0411147B2 JP 60102318 A JP60102318 A JP 60102318A JP 10231885 A JP10231885 A JP 10231885A JP H0411147 B2 JPH0411147 B2 JP H0411147B2
- Authority
- JP
- Japan
- Prior art keywords
- gate
- signal
- exclusive
- output signal
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007493 shaping process Methods 0.000 claims description 12
- 238000010586 diagram Methods 0.000 description 5
- 239000013078 crystal Substances 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000001960 triggered effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/10—Frequency-modulated carrier systems, i.e. using frequency-shift keying
- H04L27/14—Demodulator circuits; Receiver circuits
- H04L27/156—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width
- H04L27/1563—Demodulator circuits; Receiver circuits with demodulation using temporal properties of the received signal, e.g. detecting pulse width using transition or level detection
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はFSK（Frequency Shift Keying）信
号の復調回路に関するものである。
号の復調回路に関するものである。
第３図は従来FSK信号を復調する際使用され
ている復調回路の一例を示すブロツク線図であ
り、３１はFSK信号の入力端子、３２は波形整
形回路、３３は単安定マルチバイブレータ、３４
はローパスフイルタ、３５は比較器である。
ている復調回路の一例を示すブロツク線図であ
り、３１はFSK信号の入力端子、３２は波形整
形回路、３３は単安定マルチバイブレータ、３４
はローパスフイルタ、３５は比較器である。
入力端子３１より第４図Ａに示すFSK信号ａ
が加えられると、波形整形回路３２はそれを波形
整形し、同時Ｂに示す矩形波ｂを出力する。単安
定マルチバイブレータ３３は矩形波ｂの立上り、
立下りに於いてトリガされ、同図Ｃに示すパルス
列ｃを出力する。ここで、単安定マルチバイブレ
ータ３３はFSK信号ａが零クロスする毎にトリ
ガされることになるので、パルス列ｃにはFSK
信号ａの周波数に対応した疎密が生じることにな
る。ローパスフイルタ３４はパルス列ｃの疎密波
形が持つている平均レベルの変化を取出し、同図
Ｄに示す信号ｄを出力する。比較器３５はローパ
スフイルタ３４の出力信号ｄと同図Ｄに示す閾値
ｆとを比較し、同図Ｅに示す復調信号ｅを出力す
る。
が加えられると、波形整形回路３２はそれを波形
整形し、同時Ｂに示す矩形波ｂを出力する。単安
定マルチバイブレータ３３は矩形波ｂの立上り、
立下りに於いてトリガされ、同図Ｃに示すパルス
列ｃを出力する。ここで、単安定マルチバイブレ
ータ３３はFSK信号ａが零クロスする毎にトリ
ガされることになるので、パルス列ｃにはFSK
信号ａの周波数に対応した疎密が生じることにな
る。ローパスフイルタ３４はパルス列ｃの疎密波
形が持つている平均レベルの変化を取出し、同図
Ｄに示す信号ｄを出力する。比較器３５はローパ
スフイルタ３４の出力信号ｄと同図Ｄに示す閾値
ｆとを比較し、同図Ｅに示す復調信号ｅを出力す
る。
従来は上述したようにして、FSK信号ａを復
調するようにしているが、次のような問題点があ
つた。即ち、上述した従来例は単安定マルチバイ
ブレータ３３を用いてFSK信号ａの周波数に対
応した疎密を有するパルス列ｃを得るようにして
いるが、温度変化、電圧変化等により単安定マル
チバイブレータ３３から出力されるパルスのパル
ス幅が変化し、平均レベルが変化した場合、復調
信号を得ることができない惧れがあつた。また、
更に、単安定マルチバイブレータ３３から出力さ
れるパルスのパルス幅を所定のものにするための
調整手段を設けなければならない問題もあつた。
調するようにしているが、次のような問題点があ
つた。即ち、上述した従来例は単安定マルチバイ
ブレータ３３を用いてFSK信号ａの周波数に対
応した疎密を有するパルス列ｃを得るようにして
いるが、温度変化、電圧変化等により単安定マル
チバイブレータ３３から出力されるパルスのパル
ス幅が変化し、平均レベルが変化した場合、復調
信号を得ることができない惧れがあつた。また、
更に、単安定マルチバイブレータ３３から出力さ
れるパルスのパルス幅を所定のものにするための
調整手段を設けなければならない問題もあつた。
本発明は前述の如き問題点を解決したものであ
り、その目的は温度、電圧変化に対して安定であ
り、且つ無調整化された復調回路を提供すること
にある。
り、その目的は温度、電圧変化に対して安定であ
り、且つ無調整化された復調回路を提供すること
にある。
本発明は前述の如き問題点を解決するため、
FSK信号を波形整形する波形整形回路と、該波
形整形回路の出力信号が一方の入力端子に加えら
れる排他的論理和ゲートと、所定周波数のパルス
信号を出力する発振器と、該発振器からのパルス
信号が一方の入力端子に加えられ、他方の入力端
子に前記排他的論理和ゲートの出力信号が加えら
れるアンドゲートと、該アンドゲートを介して前
記発振器から所定数のパルスが加えられる毎にそ
の出力信号を反転して前記排他的論理和ゲートの
他方の入力端子に加えるカウンタと、前記排他的
論理和ゲートの出力信号が加えられるローパスフ
イルタと、該ローパスフイルタの出力信号と閾値
とを比較する比較器とを設けたものである。
FSK信号を波形整形する波形整形回路と、該波
形整形回路の出力信号が一方の入力端子に加えら
れる排他的論理和ゲートと、所定周波数のパルス
信号を出力する発振器と、該発振器からのパルス
信号が一方の入力端子に加えられ、他方の入力端
子に前記排他的論理和ゲートの出力信号が加えら
れるアンドゲートと、該アンドゲートを介して前
記発振器から所定数のパルスが加えられる毎にそ
の出力信号を反転して前記排他的論理和ゲートの
他方の入力端子に加えるカウンタと、前記排他的
論理和ゲートの出力信号が加えられるローパスフ
イルタと、該ローパスフイルタの出力信号と閾値
とを比較する比較器とを設けたものである。
第１図は本発明の実施例のブロツク線図であ
り、１はFSK信号ｇの入力端子、２は波形整形
回路、３は第２図Ｅに示す一定周波数のパルス信
号ｉを出力する水晶発振器等の発振器、４は所定
数（本実施例に於いて４個）のパルスが入力され
る毎にその出力信号ｋを反転するカウンタ、５は
ローパスフイルタ、６は比較器、７は出力端子、
EX−ORは排他的論理和ゲート、ANDはアンド
ゲートである。
り、１はFSK信号ｇの入力端子、２は波形整形
回路、３は第２図Ｅに示す一定周波数のパルス信
号ｉを出力する水晶発振器等の発振器、４は所定
数（本実施例に於いて４個）のパルスが入力され
る毎にその出力信号ｋを反転するカウンタ、５は
ローパスフイルタ、６は比較器、７は出力端子、
EX−ORは排他的論理和ゲート、ANDはアンド
ゲートである。
入力端子３１より第２図Ａに示すFSK信号ｇ
が印加されると、波形整形回路２の出力信号ｈは
同図Ｂに示すものとなり、排他的論理和ゲート
EX−ORの一方の入力端子に加えられる。また、
排他的論理和ゲートEX−ORの他方の端子には
カウンタ４の出力信号ｋが加えられている。今時
刻t1に於けるカウンタ４の出力信号ｋが同図Ｃに
示すように“１”であるとすると、時刻t1に於い
て波形整形回路２の出力信号ｈが立下ることによ
り、排他的論理和ゲートEX−ORの出力信号ｌ
は同図Ｄに示すように“１“となる。これにより、
アンドゲートANDがオン状態となり、発振器３
からのパルス信号ｉがアンドゲートANDを介し
てカウンタ４に印加される。尚、アンドゲート
ANDの出力信号ｊは同図Ｆに示すものとなる。
ここで、カウンタ４は前述したように４個のパル
スが入力される毎にその出力信号ｋを反転するも
のであるから、４個のパルスが入力された時刻t2
に於いてその出力信号ｋは同図Ｃに示すように
“０”となり、この結果排他的論理和ゲートEX−
ORの出力信号ｌも同図Ｄに示すように時刻t2に
於いて“０”となる。
が印加されると、波形整形回路２の出力信号ｈは
同図Ｂに示すものとなり、排他的論理和ゲート
EX−ORの一方の入力端子に加えられる。また、
排他的論理和ゲートEX−ORの他方の端子には
カウンタ４の出力信号ｋが加えられている。今時
刻t1に於けるカウンタ４の出力信号ｋが同図Ｃに
示すように“１”であるとすると、時刻t1に於い
て波形整形回路２の出力信号ｈが立下ることによ
り、排他的論理和ゲートEX−ORの出力信号ｌ
は同図Ｄに示すように“１“となる。これにより、
アンドゲートANDがオン状態となり、発振器３
からのパルス信号ｉがアンドゲートANDを介し
てカウンタ４に印加される。尚、アンドゲート
ANDの出力信号ｊは同図Ｆに示すものとなる。
ここで、カウンタ４は前述したように４個のパル
スが入力される毎にその出力信号ｋを反転するも
のであるから、４個のパルスが入力された時刻t2
に於いてその出力信号ｋは同図Ｃに示すように
“０”となり、この結果排他的論理和ゲートEX−
ORの出力信号ｌも同図Ｄに示すように時刻t2に
於いて“０”となる。
そして、この後時刻t3に於いて波形整形回路２
の出力信号ｋが同図Ｂに示すように“１”となる
と、排他的論理和ゲートEX−ORの出力信号ｌ
も同図Ｄに示すように時刻t3に於いて“１”とな
る。これにより、アンドゲートANDがオン状態
となり、発振器３からのパルス信号ｉがアンドゲ
ートANDを介してカウンタ４に加えられる。そ
して、パルスが４個加えられた時刻t4に於いてカ
ウンタ４の出力信号ｋは同図Ｃに示すように
“１”となり、この結果、排他的論理和ゲートEX
−ORの出力信号ｌが同図Ｄに示すように時刻t4
に於いて“１”となる。以後、前述したと同様の
動作が行なわれ、排他的論理和ゲートEX−OR
から同図Ｄに示すパルス列が出力される。
の出力信号ｋが同図Ｂに示すように“１”となる
と、排他的論理和ゲートEX−ORの出力信号ｌ
も同図Ｄに示すように時刻t3に於いて“１”とな
る。これにより、アンドゲートANDがオン状態
となり、発振器３からのパルス信号ｉがアンドゲ
ートANDを介してカウンタ４に加えられる。そ
して、パルスが４個加えられた時刻t4に於いてカ
ウンタ４の出力信号ｋは同図Ｃに示すように
“１”となり、この結果、排他的論理和ゲートEX
−ORの出力信号ｌが同図Ｄに示すように時刻t4
に於いて“１”となる。以後、前述したと同様の
動作が行なわれ、排他的論理和ゲートEX−OR
から同図Ｄに示すパルス列が出力される。
ここで、排他的論理和ゲートEX−ORの出力
信号ｌは同図Ｄから判るようにFSK信号ｇが零
クロスする毎に所定時間“１”となるものである
から、排他的論理和ゲートEX−ORから出力さ
れるパルス列の疎密はFSK信号ｇの周波数に対
応したものとなる。
信号ｌは同図Ｄから判るようにFSK信号ｇが零
クロスする毎に所定時間“１”となるものである
から、排他的論理和ゲートEX−ORから出力さ
れるパルス列の疎密はFSK信号ｇの周波数に対
応したものとなる。
そして、ローパスフイルタ５はFSK信号ｇの
周波数に対応した疎密を有する排他的論理和ゲー
トEX−ORの出力信号ｌからその平均レベルの
変化を取出して同図Ｇに示す信号ｍを出力し、比
較器６はローパスフイルタ５の出力信号ｍと閾値
ｎとを比較し、同図Ｈに示す復調信号ｐを出力す
る。
周波数に対応した疎密を有する排他的論理和ゲー
トEX−ORの出力信号ｌからその平均レベルの
変化を取出して同図Ｇに示す信号ｍを出力し、比
較器６はローパスフイルタ５の出力信号ｍと閾値
ｎとを比較し、同図Ｈに示す復調信号ｐを出力す
る。
このように、本実施例は排他的論理和ゲート
EX−ORの出力信号ｌのパルス幅を水晶発振器
等の発振器３の出力に基づいて定めているもので
あるから、温度、電圧変化があつた場合に於いて
も信号ｌのパルス幅を一定にすることができ、従
つて第３図に示した従来例に比較して温度、電圧
変化に対する安定性を向上させることができる。
EX−ORの出力信号ｌのパルス幅を水晶発振器
等の発振器３の出力に基づいて定めているもので
あるから、温度、電圧変化があつた場合に於いて
も信号ｌのパルス幅を一定にすることができ、従
つて第３図に示した従来例に比較して温度、電圧
変化に対する安定性を向上させることができる。
以上説明したように、本発明はFSK信号を波
形整形する波形整形回路と、該波形整形回路の出
力信号が一方の入力端子に加えられる排他的論理
和ゲートと、所定周波数のパルス信号を出力する
発振器と、該発振器からのパルス信号の一方の入
力端子に加えられ、他方の入力端子に前記排他的
論理和ゲートの出力信号が加えられるアンドゲー
トと、該アンドゲートを介して前記発振器から所
定数のパルスが加えられる毎にその出力信号を反
転して前記排他的論理和ゲートの他方の入力端子
に加えるカウンタと、前記排他的論理和ゲートの
出力信号が加えられるローパスフイルタと、該ロ
ーパスフイルタの出力信号と閾値とを比較する比
較器とを備えたものであり、排他的論理和ゲート
から出力される信号のパルス幅は発振器の出力に
よつて決定されるものであるから、温度変化、電
圧変化等に対する安定性を向上させることができ
る利点があると共に従来例のようにパルス幅を所
定のものにするための調整が不要になる利点があ
る。
形整形する波形整形回路と、該波形整形回路の出
力信号が一方の入力端子に加えられる排他的論理
和ゲートと、所定周波数のパルス信号を出力する
発振器と、該発振器からのパルス信号の一方の入
力端子に加えられ、他方の入力端子に前記排他的
論理和ゲートの出力信号が加えられるアンドゲー
トと、該アンドゲートを介して前記発振器から所
定数のパルスが加えられる毎にその出力信号を反
転して前記排他的論理和ゲートの他方の入力端子
に加えるカウンタと、前記排他的論理和ゲートの
出力信号が加えられるローパスフイルタと、該ロ
ーパスフイルタの出力信号と閾値とを比較する比
較器とを備えたものであり、排他的論理和ゲート
から出力される信号のパルス幅は発振器の出力に
よつて決定されるものであるから、温度変化、電
圧変化等に対する安定性を向上させることができ
る利点があると共に従来例のようにパルス幅を所
定のものにするための調整が不要になる利点があ
る。
第１図は本発明の実施例のブロツク線図、第２
図は第１図の動作説明図、第３図は従来例のブロ
ツク線図、第４図は第３図の動作説明図である。 １，３１は入力端子、２，３２は波形整形回
路、３は発振器、４はカウンタ、５，３４はロー
パスフイルタ、６，３５は比較器、７，３６は出
力端子、EX−ORは排他的論理和ゲート、AND
はアンドゲートである。
図は第１図の動作説明図、第３図は従来例のブロ
ツク線図、第４図は第３図の動作説明図である。 １，３１は入力端子、２，３２は波形整形回
路、３は発振器、４はカウンタ、５，３４はロー
パスフイルタ、６，３５は比較器、７，３６は出
力端子、EX−ORは排他的論理和ゲート、AND
はアンドゲートである。
Claims (1)
- 【特許請求の範囲】 １ FSK信号を波形整形する波形整形回路と、 該波形整形回路の出力信号が一方の入力端子に
加えられる排他的論理和ゲートと、 所定周波数のパルス信号を出力する発振器と、 該発振器からのパルス信号が一方の入力端子に
加えられ、他方の入力端子に前記排他的論理和ゲ
ートの出力信号が加えられるアンドゲートと、 該アンドゲートを介して前記発振器から所定数
のパルスが加えられる毎にその出力信号を反転し
て前記排他的論理和ゲートの他方の入力端子に加
えるカウンタと、 前記排他的論理和ゲートの出力信号が加えられ
るローパスフイルタと、 該ローパスフイルタの出力信号と閾値とを比較
し、復調信号を出力する比較器とを備えたことを
特徴とする復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60102318A JPS61260745A (ja) | 1985-05-14 | 1985-05-14 | 復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60102318A JPS61260745A (ja) | 1985-05-14 | 1985-05-14 | 復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61260745A JPS61260745A (ja) | 1986-11-18 |
| JPH0411147B2 true JPH0411147B2 (ja) | 1992-02-27 |
Family
ID=14324225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60102318A Granted JPS61260745A (ja) | 1985-05-14 | 1985-05-14 | 復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61260745A (ja) |
-
1985
- 1985-05-14 JP JP60102318A patent/JPS61260745A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61260745A (ja) | 1986-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0076095B1 (en) | Direct conversion radio receiver for f.m. signals | |
| US4686385A (en) | Waveform converter circuit | |
| JP3272963B2 (ja) | デジタル周波数復調器 | |
| US5438289A (en) | Comparator circuit | |
| CA1154165A (en) | Manchester decoder | |
| WO1996021270A1 (en) | Circuit and method for generating accurate quadrature signals | |
| US4691170A (en) | Frequency multiplier circuit | |
| KR940000929B1 (ko) | 디지틀 주파수 편이 키잉 복조회로 | |
| JPS61260745A (ja) | 復調回路 | |
| JPS63187950A (ja) | 復調回路 | |
| US4549143A (en) | F.M. Demodulator with waveform correction circuit | |
| JPS5840676Y2 (ja) | 受信回路 | |
| JPS5855684B2 (ja) | Ｆｍ信号のパルスカウント方式復調装置 | |
| US5103162A (en) | Apparatus for determining when a preselected phase relationship exists between two periodic waveforms | |
| SU1381684A1 (ru) | Синхронный демодул тор | |
| JPS6143819A (ja) | 位相比較器 | |
| JP2517028B2 (ja) | 周波数検波回路 | |
| JPH03136515A (ja) | 逓倍回路 | |
| CA1067589A (en) | Tracking oscillator and use of the same in a frequency to voltage converter | |
| JPS58129864A (ja) | 位相変調信号の復調装置 | |
| JPH01268221A (ja) | 位相比較器 | |
| JPS62272640A (ja) | デジタル復調回路 | |
| JPS6314488Y2 (ja) | ||
| JPS6384347A (ja) | 位相検出信号発生回路 | |
| JPH05225707A (ja) | 信号処理装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |