JPH04111487A - 半導体レーザの製造方法 - Google Patents
半導体レーザの製造方法Info
- Publication number
- JPH04111487A JPH04111487A JP23136790A JP23136790A JPH04111487A JP H04111487 A JPH04111487 A JP H04111487A JP 23136790 A JP23136790 A JP 23136790A JP 23136790 A JP23136790 A JP 23136790A JP H04111487 A JPH04111487 A JP H04111487A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- type
- substrate
- growth
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Semiconductor Lasers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の目的〕
（産業上の利用分野）
本発明は、半導体レーザ装置の製造方法に関する。
（従来の技術）
レーザは、単一周波数の光波であり、その直進性と、コ
ヒーレント性か良くスペクトル幅が狭い等の特徴により
、光情報処理や光旧測等の光源として、さまざまな分野
での利用が注口されている。
ヒーレント性か良くスペクトル幅が狭い等の特徴により
、光情報処理や光旧測等の光源として、さまざまな分野
での利用が注口されている。
近年、０．６μｍ帯に発振波長をもつインジウムガリウ
ムアルミニウムリン（ＩｎＧａＡＩＰ ）系材料を用い
た赤色半導体レーザが製品化され、高密度光ディスク装
置、レーザビームプリンタ用光源１、バーコードリーダ
用光源として期待されている。
ムアルミニウムリン（ＩｎＧａＡＩＰ ）系材料を用い
た赤色半導体レーザが製品化され、高密度光ディスク装
置、レーザビームプリンタ用光源１、バーコードリーダ
用光源として期待されている。
このような用途にはレーザビームを微小スポットに絞り
込む必要があり、安定した横モード発振を得ることがで
きることとレーザビームの非点隔差が小さいことが重要
である。
込む必要があり、安定した横モード発振を得ることがで
きることとレーザビームの非点隔差が小さいことが重要
である。
このような特性を実現するためには、屈折率導波型の横
モード制御型半導体レーザであることが必要である。こ
の種の半導体レーザとして、ｌ ｎＧａＡＩＰ系材料を
活性層として用いた埋め込み型半導体レーザがある。
モード制御型半導体レーザであることが必要である。こ
の種の半導体レーザとして、ｌ ｎＧａＡＩＰ系材料を
活性層として用いた埋め込み型半導体レーザがある。
従来このような半導体レーザは次のようにして形成され
ていた。
ていた。
まず、第５図（ａ）に示すように、例えばｎ型Ｇａ＾Ｓ
基板５１上に、膜厚１μｍのｎ型１ｎｏ、 ５ （Ｃ
ａｎ３＾１０．７ ） ｏ、５Ｐクラッド層５２、膜厚
４０ｎｍのｌｎｏ、Ｇａｎ、、Ｐ活性層５３、膜厚１ｕ
ｍのｐ型１ｎ０、９ （Ｇａｏ、 ３＾１０．７ ）
０，５ Ｐクララド層５４、膜厚５０ ｎｍのｐ型１
ｎｏ、 ５ Ｇａｏ５Ｐ通電容易化層５５、膜厚２０
Ｏｒ＋ｍのｐ型ＧａＡｓ コンタクト層５６を順次形成
したのち、ストライブ状の酸化シリコン膜５７を形成す
る。
基板５１上に、膜厚１μｍのｎ型１ｎｏ、 ５ （Ｃ
ａｎ３＾１０．７ ） ｏ、５Ｐクラッド層５２、膜厚
４０ｎｍのｌｎｏ、Ｇａｎ、、Ｐ活性層５３、膜厚１ｕ
ｍのｐ型１ｎ０、９ （Ｇａｏ、 ３＾１０．７ ）
０，５ Ｐクララド層５４、膜厚５０ ｎｍのｐ型１
ｎｏ、 ５ Ｇａｏ５Ｐ通電容易化層５５、膜厚２０
Ｏｒ＋ｍのｐ型ＧａＡｓ コンタクト層５６を順次形成
したのち、ストライブ状の酸化シリコン膜５７を形成す
る。
この後、第５図（ｂ）に示すように、このストライプ状
の酸化シリコン膜５７をマスクとしてエツチングを行い
、幅Ｗのストライプ状のダブルヘテロ構造を形成する。
の酸化シリコン膜５７をマスクとしてエツチングを行い
、幅Ｗのストライプ状のダブルヘテロ構造を形成する。
そして、第５図（Ｃ）に示すように、このストライプ状
のダブルヘテロ構造を埋め込むように高抵抗のｌ１１（
１，９（Ｇａｏ、＝ Ａｌｎ７） Ｑ、５ Ｐ埋め込み
層５８を形成する。
のダブルヘテロ構造を埋め込むように高抵抗のｌ１１（
１，９（Ｇａｏ、＝ Ａｌｎ７） Ｑ、５ Ｐ埋め込み
層５８を形成する。
さらに、第５図（ｄ）に示すように、マスクとして用い
た酸化シリコン膜５７をエツチング除去した後、膜厚２
μｍのｐ型ＧａＡｓコンタクト層５つを形成し、基板と
反対側の電極として＾ｕＺｎハＵ電極６１を形成すると
共に、基板側電極としてＡｕＧｃ／ＡＵ電極６２を形成
する。
た酸化シリコン膜５７をエツチング除去した後、膜厚２
μｍのｐ型ＧａＡｓコンタクト層５つを形成し、基板と
反対側の電極として＾ｕＺｎハＵ電極６１を形成すると
共に、基板側電極としてＡｕＧｃ／ＡＵ電極６２を形成
する。
しかしながらこのような方法では、第５図（ｂ）に示し
たようにエツチングによりストライプ状のダブルヘテロ
構造を形成していたため、活性層の一部が大気中に露出
してしまうことになり、この露出部が酸化したり不純物
に汚染されたりして界面準位を形成してしまうことがあ
った。そしてこの界面準位が、非発光再結合中心として
働いて発光効率を低下させたり、この界面準位を通して
リーク電流が増大するなど、特性劣化の原因となってい
た−０ すなわち、発振閾値電流の増大、動作中の温度上昇・駆
動電流の増大等を招き、信頼性が高く発信特性の良好な
半導体レーザを得ることができないという問題があった
。
たようにエツチングによりストライプ状のダブルヘテロ
構造を形成していたため、活性層の一部が大気中に露出
してしまうことになり、この露出部が酸化したり不純物
に汚染されたりして界面準位を形成してしまうことがあ
った。そしてこの界面準位が、非発光再結合中心として
働いて発光効率を低下させたり、この界面準位を通して
リーク電流が増大するなど、特性劣化の原因となってい
た−０ すなわち、発振閾値電流の増大、動作中の温度上昇・駆
動電流の増大等を招き、信頼性が高く発信特性の良好な
半導体レーザを得ることができないという問題があった
。
また、このエツチングに際し、サイドエツチングが生し
、ストライプ幅Ｗの再現性および制御性があまり良くな
いという問題があり、このためアスペクト比が低く、非
点隔差の小さい安定した基本横モード発振を得ることが
てきないという問題があった。
、ストライプ幅Ｗの再現性および制御性があまり良くな
いという問題があり、このためアスペクト比が低く、非
点隔差の小さい安定した基本横モード発振を得ることが
てきないという問題があった。
またこの方法では、各層の成長過程で２回の工・ンチン
グ工程を必要とするため、結晶成長工程を３回に別けて
行匂ねばならないという問題があった。
グ工程を必要とするため、結晶成長工程を３回に別けて
行匂ねばならないという問題があった。
（発明が解決しようとする課題）
このように、従来のエツチングプロセスを用いた方法で
埋め込み型半導体レーザを製造する場合には、エツチン
グ後に活性層を空気中に露出させなければならず、この
露出部の酸化や不純物汚染により界面準位が形成され、
この界面準位が、発光効率の低下やリーク電流の増大を
招き、レーザの発振特性や信頼性に悪影響を与えるとい
う問題があった。
埋め込み型半導体レーザを製造する場合には、エツチン
グ後に活性層を空気中に露出させなければならず、この
露出部の酸化や不純物汚染により界面準位が形成され、
この界面準位が、発光効率の低下やリーク電流の増大を
招き、レーザの発振特性や信頼性に悪影響を与えるとい
う問題があった。
また、この方法によればエツチングによりダブルヘテロ
構造のストライプ幅が決まるため、ストライプ幅の制御
性が悪く、アスペクト比が不安定となったり、非点隔差
の小さい基本横モード発振を再現性よく得ることができ
ないという問題があった。
構造のストライプ幅が決まるため、ストライプ幅の制御
性が悪く、アスペクト比が不安定となったり、非点隔差
の小さい基本横モード発振を再現性よく得ることができ
ないという問題があった。
さらにまた、結晶成長工程を蝮数回に分けて行わねばな
らないため、生産性が悪いという問題があった。
らないため、生産性が悪いという問題があった。
本発明は前記実情に鑑みてなされたもので、発振特性が
良好で、非点隔差が小さくかつアスペクト比の低い埋め
込み型半導体レーザをエツチングプロセスなしで制御性
および生産性よく提供することを目的とする。
良好で、非点隔差が小さくかつアスペクト比の低い埋め
込み型半導体レーザをエツチングプロセスなしで制御性
および生産性よく提供することを目的とする。
（課題を解決するための手段）
そこで本発明では、半導体基板表面にストライプ状の開
口を有する誘電体薄膜パターンを形成したのち、この誘
電体薄膜パターンの開口部に露呈する半導体基板表面に
、順次化合物半導体層を選択的に成長せしめ、活性層を
クラッド層で囲んだダブルヘテロ構造をストライプ状に
形成し、引き続いてこのダブルヘテロ構造の前記ストラ
イプ方向と平行な側面に、前記活性層よりも禁制帯幅が
大きくかつ屈折率の小さい半導体材料からなる高抵抗層
を、横方向成長するようにして活性層を埋め込むように
している。
口を有する誘電体薄膜パターンを形成したのち、この誘
電体薄膜パターンの開口部に露呈する半導体基板表面に
、順次化合物半導体層を選択的に成長せしめ、活性層を
クラッド層で囲んだダブルヘテロ構造をストライプ状に
形成し、引き続いてこのダブルヘテロ構造の前記ストラ
イプ方向と平行な側面に、前記活性層よりも禁制帯幅が
大きくかつ屈折率の小さい半導体材料からなる高抵抗層
を、横方向成長するようにして活性層を埋め込むように
している。
（作用）
本発明は、成長温度およびＶ族元素と■族元素との原料
供給比（以下Ｖ／ＩＩＩ比と指称する）とを制御するこ
とにより、基板に対して垂直方向と横方向の成長速度の
比を制御することがてきる点に着【」シてなされたもの
である。
供給比（以下Ｖ／ＩＩＩ比と指称する）とを制御するこ
とにより、基板に対して垂直方向と横方向の成長速度の
比を制御することがてきる点に着【」シてなされたもの
である。
すなわち、本発明の方法では、まず、半導体基板上に幅
Ｗのストライプ状の開口部を残して誘電体マスクを形成
し、成長温度を高め、Ｖ／ＩＩＩ比を低めに設定して、
縦方向成長を促進し、この開口部で露出した半導体基板
上にダブルヘテロ構造を形成する。
Ｗのストライプ状の開口部を残して誘電体マスクを形成
し、成長温度を高め、Ｖ／ＩＩＩ比を低めに設定して、
縦方向成長を促進し、この開口部で露出した半導体基板
上にダブルヘテロ構造を形成する。
そして、そのまま装置内で、成長温度を低め、Ｖ／ＩＩ
Ｉ比を高めに設定して、横方向成長を促進し、ストライ
ブ状のダブルヘテロ構造のストライプ方向と平行な側面
に、高抵抗の埋め込み層を、ｆＭ ｌ内成長して活性層
を埋め込むようにしているため、活性層の形成後、活性
層の側面を大気に晒すことなくそのまま成長装置内で埋
め込み構造を形成することができることになり、活性層
と埋め込み層の界面に、酸化や不純物ｌり染等により界
面準位を形成するのを回避することができる。
Ｉ比を高めに設定して、横方向成長を促進し、ストライ
ブ状のダブルヘテロ構造のストライプ方向と平行な側面
に、高抵抗の埋め込み層を、ｆＭ ｌ内成長して活性層
を埋め込むようにしているため、活性層の形成後、活性
層の側面を大気に晒すことなくそのまま成長装置内で埋
め込み構造を形成することができることになり、活性層
と埋め込み層の界面に、酸化や不純物ｌり染等により界
面準位を形成するのを回避することができる。
またダブルヘテロ構造のストライプ幅はマスクの開口幅
で制御することができるため、サイドエツチングが生じ
易くばらつきの牛じやすい従来の方法で形成した場合に
比べて、１ノ−ザ発振の横モード特性の制御性が極めて
良好となる。
で制御することができるため、サイドエツチングが生じ
易くばらつきの牛じやすい従来の方法で形成した場合に
比べて、１ノ−ザ発振の横モード特性の制御性が極めて
良好となる。
これにより、アスペクト比が低く非点隔差の小さい半導
体レーザを再現性良く形成することかり能となる。
体レーザを再現性良く形成することかり能となる。
さらに、成長の途中でのエツチング工程を必要としない
ため、連続して結晶成長を行うことができ、極めて生産
性が高いものとなる。
ため、連続して結晶成長を行うことができ、極めて生産
性が高いものとなる。
（実施例）
以下、本発明の実施例について図面を参照しつつ詳細に
説明する。
説明する。
実施例１
まず、第１図（ａ）に示すように、例えば（１１１）ｎ
型ＧａＡｓ基板１１上に、ストライプが［１１２］方向
に伸長し開口幅２μｍのストライプ状開口部りを残して
酸化シリコン膜１２を形成する。
型ＧａＡｓ基板１１上に、ストライプが［１１２］方向
に伸長し開口幅２μｍのストライプ状開口部りを残して
酸化シリコン膜１２を形成する。
ついで、有機金属気相成長法（ＭＯＣＶＤ）により、基
板温度８４０℃、Ｖ１ｍ比が５０となるようなガス比で
■族元素を含む有機化合物およびＶ族元素を含む水素化
合物を供給し、第１図（ｂ）に示すように、膜厚１μｍ
のｎ型１ｎｏ、 ５ （Ｇａｏ、 ３Ａｌ（１，７）
０．５ Ｐクラッド層１３、膜厚４０ｒ＋ｍのＩｎＯ
，５Ｇａｏ、 ５ Ｐ活性層１４、膜厚１μｍのｎ型１
ｎｏ。
板温度８４０℃、Ｖ１ｍ比が５０となるようなガス比で
■族元素を含む有機化合物およびＶ族元素を含む水素化
合物を供給し、第１図（ｂ）に示すように、膜厚１μｍ
のｎ型１ｎｏ、 ５ （Ｇａｏ、 ３Ａｌ（１，７）
０．５ Ｐクラッド層１３、膜厚４０ｒ＋ｍのＩｎＯ
，５Ｇａｏ、 ５ Ｐ活性層１４、膜厚１μｍのｎ型１
ｎｏ。
５（Ｇａｏ３ＡＩｏ、ｔ ） ０５Ｐクラッド層１５を
この開口部に選択的に順次縦方向に成長せしめ、断面が
矩形のストライプ状ダブルヘテロ構造を形成する。
この開口部に選択的に順次縦方向に成長せしめ、断面が
矩形のストライプ状ダブルヘテロ構造を形成する。
この後、引き続いて、基板温度７００℃、Ｖ 、／ｍ比
が６００となるようなガス比で■族元素を含む有機化合
物およびＶ族元素を含む水素化合物を供給し、第１図（
Ｃ）に示すように、ストライプ状ダブルヘテロ構造の側
面に２μｍのアンドープあるいはクロムドープの高抵抗
のＩｎｏ、（Ｇａｏ、 ３ Ａ。７）。５Ｐ埋め込み層
１６を形成する。
が６００となるようなガス比で■族元素を含む有機化合
物およびＶ族元素を含む水素化合物を供給し、第１図（
Ｃ）に示すように、ストライプ状ダブルヘテロ構造の側
面に２μｍのアンドープあるいはクロムドープの高抵抗
のＩｎｏ、（Ｇａｏ、 ３ Ａ。７）。５Ｐ埋め込み層
１６を形成する。
さらに、引き続いて、再び基板温度８４０℃、Ｖ／ＩＩ
Ｉ比が５０となるようなガス比で■族元素を含む有機化
合物およびＶ族元素を含む水素化合物を供給し、第１図
（ｄ）に示すように、膜厚５０ｎｍのｎ型１ｎｏ、 、
Ｇａｏ、 ’ｉ Ｐ通電容易化層１７、膜厚２００ｎｍ
のｐ型ＧａＡｓコンタクト層１８を順次積層形成する。
Ｉ比が５０となるようなガス比で■族元素を含む有機化
合物およびＶ族元素を含む水素化合物を供給し、第１図
（ｄ）に示すように、膜厚５０ｎｍのｎ型１ｎｏ、 、
Ｇａｏ、 ’ｉ Ｐ通電容易化層１７、膜厚２００ｎｍ
のｐ型ＧａＡｓコンタクト層１８を順次積層形成する。
そして最後に、第１図（ｅ）に示すように、基板と反対
側の電極としてＴｉ／Ｐｔ／Ａｕｆｆ１極１９を形成す
ると共に、基板側電極としてＡｕＧｅ／Ａｕ電極２０を
形成する。
側の電極としてＴｉ／Ｐｔ／Ａｕｆｆ１極１９を形成す
ると共に、基板側電極としてＡｕＧｅ／Ａｕ電極２０を
形成する。
このようにして形成された半導体レーザは、第５図（ａ
）乃至第５図（ｅ）に示した従来例のエツチングプロセ
スにより得られた半導体レーザに比べて、発振特性が安
定し、動作電流が極めて少ないものであった。
）乃至第５図（ｅ）に示した従来例のエツチングプロセ
スにより得られた半導体レーザに比べて、発振特性が安
定し、動作電流が極めて少ないものであった。
また、動作中の劣化も少なく信頼性の高いものであった
。
。
さらに、アスペクト比が低く非点隔差が小さい安定した
横モード制御型半導体レーザを得ることができた。
横モード制御型半導体レーザを得ることができた。
さらに、結晶成長かガス比（Ｖ／ｍ比）と基板温度とを
切り換えるのみで、ＣＶＤ装置内に基板を設置したまま
行うことができ、生産性が大幅に向上する。
切り換えるのみで、ＣＶＤ装置内に基板を設置したまま
行うことができ、生産性が大幅に向上する。
実施例２
次に本発明の第２の実施例について説明する。
この例は、表面を平坦化し、ヒートシンク等へのマウン
トを容易にするものである。
トを容易にするものである。
第１図（ａ）乃至第１図（ｄ）に示した、実施例１の工
程と全く同様にしてｎ型ＧａＡｓ基板１１上に、ス１、
ライブ状開口部りを残して酸化シリコン膜１２を形成し
、ｎ型１ｎｏ、 ＋１ （Ｇａｏ、 ３＾１０．７
） ｏ、Ｐクラッド層１３、Ｉｎｏ、 ｓ Ｇａｏ、
！Ｉ Ｐ活性層１４、ｐ型１ｎｏ５（Ｇａｏ、 ３＾１
０．７ ） ０．５ Ｐクラッド層１５をこの開口部に
選択的に順次縦方向に成長せしめ、断面が矩形のストラ
イプ状ダブルヘテロ構造を形成した後、引き続いて、基
板温度７００ ℃、■／■比が６００として横方向の成
長を行いこのストライプ状ダブルヘテロ構造の側面にア
ンドープあるいはクロムドープの高抵抗のｌｎｏ、（Ｇ
ａｏ、 ３ Ａ。７）。、、Ｐ埋め込み層１６を形成し
さらに、弓き続いて、再び基板温度８４０℃、Ｖ／ＩＩ
Ｉ比が５０として縦方向の成長を行い、ｐ型Ｉｎｎ、
５ Ｇａｎ、 ｌｉＰ通電容易化層１７、ｐ型ＧａＡｓ
コンタクト層１８を順次積層形成する。
程と全く同様にしてｎ型ＧａＡｓ基板１１上に、ス１、
ライブ状開口部りを残して酸化シリコン膜１２を形成し
、ｎ型１ｎｏ、 ＋１ （Ｇａｏ、 ３＾１０．７
） ｏ、Ｐクラッド層１３、Ｉｎｏ、 ｓ Ｇａｏ、
！Ｉ Ｐ活性層１４、ｐ型１ｎｏ５（Ｇａｏ、 ３＾１
０．７ ） ０．５ Ｐクラッド層１５をこの開口部に
選択的に順次縦方向に成長せしめ、断面が矩形のストラ
イプ状ダブルヘテロ構造を形成した後、引き続いて、基
板温度７００ ℃、■／■比が６００として横方向の成
長を行いこのストライプ状ダブルヘテロ構造の側面にア
ンドープあるいはクロムドープの高抵抗のｌｎｏ、（Ｇ
ａｏ、 ３ Ａ。７）。、、Ｐ埋め込み層１６を形成し
さらに、弓き続いて、再び基板温度８４０℃、Ｖ／ＩＩ
Ｉ比が５０として縦方向の成長を行い、ｐ型Ｉｎｎ、
５ Ｇａｎ、 ｌｉＰ通電容易化層１７、ｐ型ＧａＡｓ
コンタクト層１８を順次積層形成する。
ただし、工程中ｐ型ＧａＡｓコンタクト層１８の膜厚は
０．３μ頚とする。
０．３μ頚とする。
そして、第２図（ａ）に示すように、酸化シリコン膜〕
２をエツチング除去する。
２をエツチング除去する。
この後第２図（ｂ）に示すように、基板温度７８０℃、
Ｖ／ｍ比が４００となるように、このストライプ状ダブ
ルヘテロ構造を埋め込むようにｐ型ＧａＡＳコンタクト
層２１を形成し、さらにこの上層に開口Ｈを有する酸化
シリコン膜１２を形成して、最後に、実施例１と同様に
して、基板と反対側の電極としてＴｉ／Ｐｔ／Ａｕ電極
２２を形成すると共に、基板側電極としてＡｕＧｅ／Ａ
ｕ電極２３を形成する。
Ｖ／ｍ比が４００となるように、このストライプ状ダブ
ルヘテロ構造を埋め込むようにｐ型ＧａＡＳコンタクト
層２１を形成し、さらにこの上層に開口Ｈを有する酸化
シリコン膜１２を形成して、最後に、実施例１と同様に
して、基板と反対側の電極としてＴｉ／Ｐｔ／Ａｕ電極
２２を形成すると共に、基板側電極としてＡｕＧｅ／Ａ
ｕ電極２３を形成する。
このようにして形成された半導体レーザ構造では、さら
に発振特性が向上している。
に発振特性が向上している。
また、表面が平坦化されており、しかも電極と活性層お
よび基板との距離も十分に大きくなるため、基板と反対
側の面を下にしてヒートシンクへのマウントが容易とな
る。
よび基板との距離も十分に大きくなるため、基板と反対
側の面を下にしてヒートシンクへのマウントが容易とな
る。
実施例３
次に、本発明の第３の実施例について説明する。
この例では、縦方向の成長をすべて行った後、横方向の
成長を行うようにしている。
成長を行うようにしている。
第１図（ａ）乃至第１図（ｂ）に示した、実施例１の工
程と全く同様にして、第３図（ａ）に示すように、ｎ型
ＧａＡｓ基板１１上に、ストライブ状開口部りを残して
酸化シリコン膜１２を形成し、ｎ型１ｎｏ５（Ｇａｏ、
ｖ ＡＩ０．７ ） ｏ、５ Ｐクラッド層］３、Ｉｎ
０９Ｇａ、、Ｐ活性層１４、ｐ型Ｉｎｏ、 ９ （Ｇ
ａｏ、 ！ ＡＩ。７）。、Ｐクラッド層１５をこの開
口部に選択的に順次縦方向に成長せしめ、ストライプ状
ダブルヘテロ構造を形成した後、引き続いて、ｐ型１ｎ
Ｏ，’ｉ Ｇａｏ、 ５ Ｐ通電容易化層３１、ｐ型Ｇ
ａＡｓ コンタクト層３２を順次積層形成する。
程と全く同様にして、第３図（ａ）に示すように、ｎ型
ＧａＡｓ基板１１上に、ストライブ状開口部りを残して
酸化シリコン膜１２を形成し、ｎ型１ｎｏ５（Ｇａｏ、
ｖ ＡＩ０．７ ） ｏ、５ Ｐクラッド層］３、Ｉｎ
０９Ｇａ、、Ｐ活性層１４、ｐ型Ｉｎｏ、 ９ （Ｇ
ａｏ、 ！ ＡＩ。７）。、Ｐクラッド層１５をこの開
口部に選択的に順次縦方向に成長せしめ、ストライプ状
ダブルヘテロ構造を形成した後、引き続いて、ｐ型１ｎ
Ｏ，’ｉ Ｇａｏ、 ５ Ｐ通電容易化層３１、ｐ型Ｇ
ａＡｓ コンタクト層３２を順次積層形成する。
この後、第３図（ｂ）に示すように、基板温度７００℃
、Ｖ１ｍ比が６００として横方向の成長を行いこのスト
ライプ状ダブルヘテロ構造の側面にアンドープあるいは
クロムドープの高抵抗のＩｎｎ５ （Ｇａｏ、３＾１
０．７ ） ０．Ｓ Ｐ埋め込み層３３を形成する。
、Ｖ１ｍ比が６００として横方向の成長を行いこのスト
ライプ状ダブルヘテロ構造の側面にアンドープあるいは
クロムドープの高抵抗のＩｎｎ５ （Ｇａｏ、３＾１
０．７ ） ０．Ｓ Ｐ埋め込み層３３を形成する。
そして最後に、実施例１と同様にして、基板と反対側の
電極としてＴｉ／Ｐｔ／Ａｕ電極３４を形成すると共に
、基板側電極としてＡｕＧｅ／Ａｕ電極３５を形成する
。
電極としてＴｉ／Ｐｔ／Ａｕ電極３４を形成すると共に
、基板側電極としてＡｕＧｅ／Ａｕ電極３５を形成する
。
このようにして形成された半導体レーザ構造では、実施
例１と同様の発振特性を得ることができる。
例１と同様の発振特性を得ることができる。
またこの方法では、気相成長に際して成長温度の設定変
更回数が１度で済み、生産性がさらに向上する。
更回数が１度で済み、生産性がさらに向上する。
実施例４
次に本発明の第４の実施例について説明する。
この例は、実施例３と同様にして縦方向の成長をすべて
行った後、横方向の成長を行い、実施例２と同様表面を
平坦化し、ヒートシンク等へのマウントを容易にするも
のである。
行った後、横方向の成長を行い、実施例２と同様表面を
平坦化し、ヒートシンク等へのマウントを容易にするも
のである。
第３図（ａ）および第３図（ｂ）に示す工程までは実施
例３と同様にして、ｎ型ＧａＡｓ基板］１上に、ストラ
イブ状開口部りを残して酸化シリコン膜１２を形成し、
ｎ型Ｉｎ０９（Ｇａｏ３ＡＩ０．７ ） ０．Ｐクラッ
ド層１３、ｌｎｏ、 ５ Ｇａｏ、 、Ｐ活性層１４、
ｐ型１ｎｏ、 ｓ （Ｇａｏ、 ３＾１０．７ ）
０．５ Ｐクラッド層１５をこの開口部に選択的に順次
縦方向に成長せしめ、ストライブ状ダブルヘテロ構造を
形成した後、弓き続いて、ｐ型１ｎｏ、＋＋ Ｇａｏ、
ｓ Ｐ通電容易化層３１、ｐ型ＧａＡｓコンタクト層３
２を順次積層形成し、さらに、基板温度７００℃、Ｖ／
ＩＩＩ比を６００として溝方向の成長を行いこのストラ
イプ状ダブルヘテロ構造の側面にアンドープあるいはク
ロムドープの高抵抗のＩｎ０．５ （Ｇａｏ３ＡＩ０
．７ ） ０５Ｐ埋め込み層３３を形成する。
例３と同様にして、ｎ型ＧａＡｓ基板］１上に、ストラ
イブ状開口部りを残して酸化シリコン膜１２を形成し、
ｎ型Ｉｎ０９（Ｇａｏ３ＡＩ０．７ ） ０．Ｐクラッ
ド層１３、ｌｎｏ、 ５ Ｇａｏ、 、Ｐ活性層１４、
ｐ型１ｎｏ、 ｓ （Ｇａｏ、 ３＾１０．７ ）
０．５ Ｐクラッド層１５をこの開口部に選択的に順次
縦方向に成長せしめ、ストライブ状ダブルヘテロ構造を
形成した後、弓き続いて、ｐ型１ｎｏ、＋＋ Ｇａｏ、
ｓ Ｐ通電容易化層３１、ｐ型ＧａＡｓコンタクト層３
２を順次積層形成し、さらに、基板温度７００℃、Ｖ／
ＩＩＩ比を６００として溝方向の成長を行いこのストラ
イプ状ダブルヘテロ構造の側面にアンドープあるいはク
ロムドープの高抵抗のＩｎ０．５ （Ｇａｏ３ＡＩ０
．７ ） ０５Ｐ埋め込み層３３を形成する。
そして、第４図（ａ）に示すように、酸化シリコン膜１
２をエツチング除去する。
２をエツチング除去する。
この後第４図（ｂ）に示すように、基板温度７８０℃、
Ｖ／ｍ比を４００として成長を行い、このストライプ状
ダブルヘテロ構造を埋め込むようにｐ型ＧａＡｓコンタ
クト層２１を形成し、さらにこの上層に開口Ｈを有する
酸化シリコン膜１２を形成して、最後に、実施例１と同
様にして、基板と反対側の電極としてＴｊ／ＰＬ／Ａｕ
電極２２を形成すると共に、基板側電極としてＡｕＧｅ
／Ａｕ電極２３を形成する。
Ｖ／ｍ比を４００として成長を行い、このストライプ状
ダブルヘテロ構造を埋め込むようにｐ型ＧａＡｓコンタ
クト層２１を形成し、さらにこの上層に開口Ｈを有する
酸化シリコン膜１２を形成して、最後に、実施例１と同
様にして、基板と反対側の電極としてＴｊ／ＰＬ／Ａｕ
電極２２を形成すると共に、基板側電極としてＡｕＧｅ
／Ａｕ電極２３を形成する。
このようにして形成された半導体レーザ構造では、実施
例２と同様の発振特性および信頼性を香ることができる
。
例２と同様の発振特性および信頼性を香ることができる
。
またこの方法では、実施例２の方法に比べ気相成長に際
して成長温度の設定変更回数が１回少なくて済み、生産
性がさらに向上する。
して成長温度の設定変更回数が１回少なくて済み、生産
性がさらに向上する。
なお、前記実施例では、いずれも基板としてｎ型ＧａＡ
ｓ基板を用いたが、ｐ型基板を用いても良いことはいう
までもない。その場合には各層の導電型を反転させるよ
うにすればよい。このとき、通電容易化層は基板側に形
成する必要がある。
ｓ基板を用いたが、ｐ型基板を用いても良いことはいう
までもない。その場合には各層の導電型を反転させるよ
うにすればよい。このとき、通電容易化層は基板側に形
成する必要がある。
なお、各半導体層の組成比、不純物濃度や厚さについて
は、実施例に限定されることなく必要に応じて適宜変更
可能であり、ＩｎＧａＡＩＰ系の材料以外の材料を用い
た半導体レーザにも適用可能であることはいうまでもな
い。ただし、クラッド層のｌｎｏ、（Ｇａ、−ＩＩ Ａ
ｌｔ ） ｏ、Ｐおよび活性層のｌｎ。
は、実施例に限定されることなく必要に応じて適宜変更
可能であり、ＩｎＧａＡＩＰ系の材料以外の材料を用い
た半導体レーザにも適用可能であることはいうまでもな
い。ただし、クラッド層のｌｎｏ、（Ｇａ、−ＩＩ Ａ
ｌｔ ） ｏ、Ｐおよび活性層のｌｎ。
、（Ｇａ＋−ｙ＾Ｉｙ ） ｏ、、Ｐはｘ＞ｙである全
てにおいて実施可能である。
てにおいて実施可能である。
加えて、その他、本発明はその趣旨を逸脱しない範囲で
種々変形して実施することが可能である。
種々変形して実施することが可能である。
以上説明してきたように、本発明の方法によれば、成長
途中にエツチングプロセスを導入することなく埋め込み
型半導体レーザを形成することができ、従来のエツチン
グプロセスを用いた方法に比べて埋め込み層と活性層と
の界面に発生する界面準位の発生を大きく抑えることが
可能となる。
途中にエツチングプロセスを導入することなく埋め込み
型半導体レーザを形成することができ、従来のエツチン
グプロセスを用いた方法に比べて埋め込み層と活性層と
の界面に発生する界面準位の発生を大きく抑えることが
可能となる。
また、成長回数を低減することができるため、生産性が
向上する。
向上する。
また、ダブルヘテロ構造のストライプ幅は酸化シリコン
マスクの開口幅で決まるため、レーザ発振の横モード特
性の制御性が向上し、アスペクト比が小さく非点隔差の
小さい半導体レーザを再現性よく得ることが可能となる
。
マスクの開口幅で決まるため、レーザ発振の横モード特
性の制御性が向上し、アスペクト比が小さく非点隔差の
小さい半導体レーザを再現性よく得ることが可能となる
。
第１図（ａ）乃至第１図（ｅ）は本発明の第１の実施例
の半導体レーザの製造工程を示す図、第２図（ａ）乃至
第２図（ｂ）は本発明の第２の実施例の半導体レーザの
製造工程を示す図、第３図（ａ）乃至第′３図（Ｃ）は
本発明の第３の実施例の半導体レーザの製造工程を示す
図、第４図（ａ）乃至第４図（ｂ）は本発明の第４の実
施例の半導体レーザの製造り程を示す図、第５図（ａ）
乃至第５図（ｄ）は従来例の半導体レーザの製造工程を
示す図である。 １１・・・ｎ型ＧａＡｓ基板、１２・・・酸化シリコン
膜、ｈ・・・ストライプ状開口部、１３・・・ｎ型Ｉｎ
Ｏ，’ｉ （ＧａＯ３＾１０．７ ） ０．Ｓ Ｐク
ラッド層、１４ ・Ｉｎｏ、Ｇａ２．ｌ）活性層、１５
・＝ ｐ型Ｉｎｏ、 ｓ （Ｇａ、、 ３＾１０．
７）４１．Ｐクラッド層、１６−・・高抵抗のＩｎｏ５
（Ｇａ。 、＾１０．７ ） ０．Ｓ Ｐ埋め込み層、１７−Ｄ型
１ｎ（３ｑＧａｎ、ｑＰ通電容易化層、１８・・・ｐ型
ＧａＡｓコンタクト層、１９ ＝４１／ＰＬ／Ａｕ電極
、２０− ＡｕＧｅ／Ａｕ電極、２１−Ｄ型ＧａＡｓ
：７ンタクト層、２２ ・ＴｉＧｅ／Ａｕ電極、２ Ｂ
−・・ＡｕＧｅ／Ａｕ電極、３１ ・ｆｒ型１ｎｏ、Ｇ
ａ。 、１１通電容易化層、３２・・・ｐ型ＧａＡｓコンタク
ト層、’３３−・・高抵抗のＩｎｏ、＋＋ （Ｇａｏ
３ＡＩ０．７ ） ０．５ Ｐ埋め込み層、３４−Ｔｌ
／Ｐｉ／Ａｕ電極、３５−ＡｕＧｅ／Ａｕ電極、５１−
ｎ型ＧａＡｓ基板、５２−＝ ｎ型１ｎｏ５（Ｇａｏ３
ＡＩ０．７ ） ０．５ Ｐクラッド層、５ Ｂ ＝−
１ｎ。 、Ｇａ０．５ Ｐ活性層、５４− ｐ型１ｎｏ、 ５
（Ｇａｏ、 ３ ＡＯ，７） ０．Ｓ Ｐクラッド層
、５５−ｐ型Ｉｎｏ、Ｇａｎ５Ｐ通電容易化層、５６・
・・ｐ型ＧａＡｓコンタクト層、５７・・・酸化シリコ
ン膜、５８・・・高抵抗Ｉｎｎ、（ＧａＯ，３ＡＩｏ、
７ ） ｏ、−Ｐ埋め込み層、５９−ｐ型ＧａＡｓコン
タクト層、６０−ＡｕＺｎ／Ａｕ電極、６１−＝ Ａｕ
Ｇｅ／Ａｕ ０ （Ｑ） 第１図 （ｂ） 第２図 （ｂ） （ｃ） 第 図 （ｂ） 第 図
の半導体レーザの製造工程を示す図、第２図（ａ）乃至
第２図（ｂ）は本発明の第２の実施例の半導体レーザの
製造工程を示す図、第３図（ａ）乃至第′３図（Ｃ）は
本発明の第３の実施例の半導体レーザの製造工程を示す
図、第４図（ａ）乃至第４図（ｂ）は本発明の第４の実
施例の半導体レーザの製造り程を示す図、第５図（ａ）
乃至第５図（ｄ）は従来例の半導体レーザの製造工程を
示す図である。 １１・・・ｎ型ＧａＡｓ基板、１２・・・酸化シリコン
膜、ｈ・・・ストライプ状開口部、１３・・・ｎ型Ｉｎ
Ｏ，’ｉ （ＧａＯ３＾１０．７ ） ０．Ｓ Ｐク
ラッド層、１４ ・Ｉｎｏ、Ｇａ２．ｌ）活性層、１５
・＝ ｐ型Ｉｎｏ、 ｓ （Ｇａ、、 ３＾１０．
７）４１．Ｐクラッド層、１６−・・高抵抗のＩｎｏ５
（Ｇａ。 、＾１０．７ ） ０．Ｓ Ｐ埋め込み層、１７−Ｄ型
１ｎ（３ｑＧａｎ、ｑＰ通電容易化層、１８・・・ｐ型
ＧａＡｓコンタクト層、１９ ＝４１／ＰＬ／Ａｕ電極
、２０− ＡｕＧｅ／Ａｕ電極、２１−Ｄ型ＧａＡｓ
：７ンタクト層、２２ ・ＴｉＧｅ／Ａｕ電極、２ Ｂ
−・・ＡｕＧｅ／Ａｕ電極、３１ ・ｆｒ型１ｎｏ、Ｇ
ａ。 、１１通電容易化層、３２・・・ｐ型ＧａＡｓコンタク
ト層、’３３−・・高抵抗のＩｎｏ、＋＋ （Ｇａｏ
３ＡＩ０．７ ） ０．５ Ｐ埋め込み層、３４−Ｔｌ
／Ｐｉ／Ａｕ電極、３５−ＡｕＧｅ／Ａｕ電極、５１−
ｎ型ＧａＡｓ基板、５２−＝ ｎ型１ｎｏ５（Ｇａｏ３
ＡＩ０．７ ） ０．５ Ｐクラッド層、５ Ｂ ＝−
１ｎ。 、Ｇａ０．５ Ｐ活性層、５４− ｐ型１ｎｏ、 ５
（Ｇａｏ、 ３ ＡＯ，７） ０．Ｓ Ｐクラッド層
、５５−ｐ型Ｉｎｏ、Ｇａｎ５Ｐ通電容易化層、５６・
・・ｐ型ＧａＡｓコンタクト層、５７・・・酸化シリコ
ン膜、５８・・・高抵抗Ｉｎｎ、（ＧａＯ，３ＡＩｏ、
７ ） ｏ、−Ｐ埋め込み層、５９−ｐ型ＧａＡｓコン
タクト層、６０−ＡｕＺｎ／Ａｕ電極、６１−＝ Ａｕ
Ｇｅ／Ａｕ ０ （Ｑ） 第１図 （ｂ） 第２図 （ｂ） （ｃ） 第 図 （ｂ） 第 図
Claims (1)
- 【特許請求の範囲】 半導体基板表面にストライプ状の開口を有する誘電体薄
膜パターンを形成する誘電体膜形成工程と、 この誘電体薄膜パターンの開口部に露呈する半導体基板
表面に、順次化合物半導体層を成長せしめ、活性層をク
ラッド層で挟んだダブルヘテロ構造をストライプ状に形
成する選択成長工程と、引き続いてこのダブルヘテロ構
造の前記ストライプ方向と平行な側面に、前記活性層よ
りも禁制帯幅が大きくかつ屈折率の小さい半導体材料か
らなる高抵抗層を、横方向成長して活性層を埋め込む横
成長工程と、 前記半導体基板の裏面および前記半導体基板表面側のク
ラッド層に電極を形成する電極形成工程とを含むように
したことを特徴とする半導体レーザの製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02231367A JP3078004B2 (ja) | 1990-08-31 | 1990-08-31 | 半導体レーザの製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP02231367A JP3078004B2 (ja) | 1990-08-31 | 1990-08-31 | 半導体レーザの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04111487A true JPH04111487A (ja) | 1992-04-13 |
| JP3078004B2 JP3078004B2 (ja) | 2000-08-21 |
Family
ID=16922510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP02231367A Expired - Fee Related JP3078004B2 (ja) | 1990-08-31 | 1990-08-31 | 半導体レーザの製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3078004B2 (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745906A (ja) * | 1993-07-29 | 1995-02-14 | Nec Corp | 光半導体素子及びその製造方法 |
| US6977953B2 (en) | 2001-07-27 | 2005-12-20 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor light-emitting device and method of fabricating the same |
| JP2007533120A (ja) * | 2004-02-25 | 2007-11-15 | アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド | 単一のステップｍｏｃｖｄによって製造される埋め込みヘテロ構造デバイス |
| JP2008053539A (ja) * | 2006-08-25 | 2008-03-06 | Sumitomo Electric Ind Ltd | 半導体光素子 |
| JP2010114384A (ja) * | 2008-11-10 | 2010-05-20 | Sumitomo Electric Ind Ltd | フォトニック結晶面発光レーザおよびフォトニック結晶面発光レーザの製造方法 |
| US7941024B2 (en) | 2004-02-25 | 2011-05-10 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd | Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD |
-
1990
- 1990-08-31 JP JP02231367A patent/JP3078004B2/ja not_active Expired - Fee Related
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0745906A (ja) * | 1993-07-29 | 1995-02-14 | Nec Corp | 光半導体素子及びその製造方法 |
| US6977953B2 (en) | 2001-07-27 | 2005-12-20 | Sanyo Electric Co., Ltd. | Nitride-based semiconductor light-emitting device and method of fabricating the same |
| JP2007533120A (ja) * | 2004-02-25 | 2007-11-15 | アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド | 単一のステップｍｏｃｖｄによって製造される埋め込みヘテロ構造デバイス |
| US7941024B2 (en) | 2004-02-25 | 2011-05-10 | Avago Technologies Fiber Ip (Singapore) Pte. Ltd | Buried heterostructure device having integrated waveguide grating fabricated by single step MOCVD |
| JP2008053539A (ja) * | 2006-08-25 | 2008-03-06 | Sumitomo Electric Ind Ltd | 半導体光素子 |
| JP2010114384A (ja) * | 2008-11-10 | 2010-05-20 | Sumitomo Electric Ind Ltd | フォトニック結晶面発光レーザおよびフォトニック結晶面発光レーザの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3078004B2 (ja) | 2000-08-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4932033A (en) | Semiconductor laser having a lateral p-n junction utilizing inclined surface and method of manufacturing same | |
| JPH0274088A (ja) | 半導体レーザ装置 | |
| JPH04111487A (ja) | 半導体レーザの製造方法 | |
| JPS62200785A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPS60167488A (ja) | 半導体レ−ザ装置 | |
| JPS62166586A (ja) | 半導体発光素子とその製造方法 | |
| JPS637691A (ja) | 半導体レ−ザ装置 | |
| JPH0373584A (ja) | 半導体レーザ装置 | |
| JPH03185889A (ja) | 半導体レーザ素子およびその製造方法 | |
| JPS61171185A (ja) | 半導体レ−ザ装置 | |
| JPH0472687A (ja) | 光半導体装置の製造方法 | |
| JPH0558594B2 (ja) | ||
| JPH05206565A (ja) | 半導体レーザ素子 | |
| JPS6252984A (ja) | 自己整合電流狭窄型半導体発光素子 | |
| JPS63164374A (ja) | 半導体レ−ザ装置及びその製造方法 | |
| JPH0430758B2 (ja) | ||
| JPH11112075A (ja) | 半導体レーザ装置及びその製造方法 | |
| JPH04130687A (ja) | 半導体装置の製造方法及び半導体レーザ装置の製造方法 | |
| JPH04269886A (ja) | 半導体レーザの製造方法 | |
| JPS6167285A (ja) | 半導体レ−ザ装置 | |
| JPH03152982A (ja) | 半導体レーザ | |
| JPH0724320B2 (ja) | 半導体レーザおよびその製造方法 | |
| JPS60258987A (ja) | 半導体レ−ザ装置およびその製造方法 | |
| JPS60258991A (ja) | 半導体レ−ザ装置 | |
| JPS61161787A (ja) | 半導体レ−ザ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |