JPH04113648A - 半導体装置及びその評価方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置及びその評価方法及びその実装
方法に関し、特にマイクロ波帯で使用される多層ＭＭＩ
Ｃ（モノリシックマイクロ波集積回路）の各層の回路間
の結線方法、多層ＭＭ　Ｉ　Ｃを電気的に評価する方法
、及び複数個の多層ＭＭＩＣを電気的に接続する方法に
関するものである。

〔従来の技術〕

第１２図は従来の半導体装置の一例を示す斜視図て、】
はＧａＡｓやＳｉ等の半導体基板、２は５ｉＯＮ等の第
１層絶縁膜、３は５ｉＯＮ等の第２層絶縁膜、４は半導
体基板１上に形成された回路要素よりなる第１層回路、
５は第１層絶縁膜２上に形成された回路要素よりなる第
２層回路、６は第２層絶縁膜３上に形成された回路要素
よりなる第３層回路、１２は第１層絶縁膜２を貫通する
金属配線（Ｊ）、下、バイアホールと称す）であって、
第１層回路４と第２層回路５を結線している第１層、第
２層間バイアホール、Ｉ３は第２層絶縁膜を貫通するバ
イアホールてあって第２層回路５と第３層回路６を結線
している第２層、第３層間バイアホール、Ｉ４は入出力
端子であって外部より電気的に接触できるようになって
いる。

そして各層の回路４．　５．　６の間をバイアホール１
２．１３により結線することにより全層の回路か１つの
回路として機能する構成となっている。

第１３図は、上で述へた従来の半導体装置の高周波特性
測定時のブロービングの様子を示す概観斜視図である。

図において、１ないし６．１２ないし１４は、第１２図
に示した部分と同一部分に相当する。１９は入出力端子
１４に電気的に接続され、図示しない電気的特性測定器
と接続し、高周波信号を入出力するための、例えは、コ
プレーナ線路やスロット線路なとの高周波伝送線路から
なる高周波プローブ針であり、高周波プローブ針１９よ
り、入出力パッド】４を介して、高周波信号を入出力し
、従来の半導体装置の電気的特性を測定していた。

更に、第１４図は従来の半導体装置である多層ＭＭＩ　
Ｃを２個縦続接続したものの斜視図である。

第１２図に示す構造を有する第１多層ＭＭ　Ｉ　Ｃ３１
と第２多層ＭＭＩＣ３２において、第１多層ＭＭＩＣの
出力端子１４と第２多層ＭＭｒＣの入力端子１４を例え
ば金リボン２４や金線を用いて相互に接続して第１多層
ＭＭＩ　Ｃと第２多層ＭＭＩＣを電気的に接続し、２個
のＭＭＩＣを用いたモジュールを実現していた。

〔発明か解決しようとする課題〕

従来の半導体装置は以上のように構成されているのて、
第１２図に示したように層間の結線にバイアホール１２
．１３を用いなけれはならず、絶縁膜２，３とバイアホ
ールを構成している金属の膨張率の差により、高温では
絶縁膜２．３にストレスを生じやすく、最悪の場合、半
導体装置にクラックか生じてしまうという問題かあった
。

また、従来の半導体装置では、第１２図中のＩ２平面や
ｙｚ平面方向の側壁面上には、何も形成しておらず、又
各層の回路の結線にはバイアホール１２，１３を用いな
ければならないため、設計の自由度が限定されていた。

また、従来てはバイアホールを用いて結線しているため
、結線部は同軸線路や導波管等の特性インピーダンスか
一定な伝送線路となっておらず、線路の特性インピーダ
ンスか乱れていまうため、マイクロ波帯では不要な反射
が生じてしまい問題であった。

また、第１２図に示したように、従来の半導体装置では
、各層の結線をバイアホール１２．１３を用いて行なう
ため、各層の接地電極の結線をバイアホール１２．１３
により行なわねばならず、各層の接地電極のインダクタ
ンスか大きくなってしまうという問題かある。これは、
バイアホール径か高々数１００μｍと細いため、バイア
ホールの寄生インダクタンスか生じることに起因してい
る。接地電極のインダクタンスか大きくなると利得低下
、発振等の特性劣化か生し問題となる。

また、従来の半導体装置では、側壁面より湿気か侵入し
、信頼性か低下するという問題点もあった。

また、従来の半導体装置の電気的特性評価方法において
は、最表面に配設した入出力端子を介して各集積回路層
を相互にバイアホールにより接続した多層ＭＭＴＣにプ
ロービングしていたので、多層ＭＭＩ　Ｃの全体回路の
特性測定は可能であったか、第１層回路や第２層回路な
との特性を個別に評価することか不可能であるという問
題点かあった。

更に、従来の半導体装置を複数個用いたモジュール形式
への実装方法においては、多層ＭＭ　Ｉ　Ｃの最表面層
に形成した入出力端子間を相互に金リボンや金線などに
より接続していたので、多層ＭＭＩＣ間の接続距離か長
くなり、高周波的な不整合を生じ、この接続部分におい
て高周波信号の反射や放射などを発生する。そのため、
第１多層ＭＭＩＣと第２多層ＭＭ　Ｉ　Ｃ間で高周波信
号か効率良く伝送されていないという問題点かあった。

この発明は、上記のような問題点を解消するためになさ
れたちのて、バイアホールを用いることなく各層の回路
を結線でき、設計の自由度を大きくてきると共に膨張率
の差異によるクラックを防止可能な半導体装置を得るこ
とを目的とする。

また、さらには各層の回路をマイクロ波帯にて不要な反
射か生じない伝送線路により結線することか可能な半導
体装置、設計自由度か大きい半導体装置、信頼性の良好
な半導体装置、さらに各層の接地電極と半導体装置裏面
の接地電極とを低インダクタンスにて結線可能な半導体
装置を得ることを目的とする。

また、この発明は多層半導体装置の部分的な回路の特性
評価を可能とする半導体装置の構造、及びその半導体装
置の一部回路もしくは全回路の電気的特性を測定する評
価方法を提供することを目的とする。

更にこの発明は、複数個の多層半導体装置を相互に接続
して実装する方法において、高周波的な不整合を極めて
少なくすることか可能な実装方法を得ることを目的とす
る。

〔課題を解決するための手段〕

この発明に係る半導体装置は、各層に回路要素を有する
多層構造の半導体装置の側壁面上に金属配線パターンを
設け、該金属配線パターンにより各層の回路要素を相互
に結線したものである。

また、この発明に係る半導体装置の評価方法は、各層に
回路要素を有する多層構造の半導体装置の側壁面上に金
属配線パターンを設け、該金属配線パターンにより各層
の回路要素を相互に結線したものにおいて、さらに金属
配線パターンの一部の表面上にプローブ用の電極を設け
、該プローブ用の電極に高周波プローブ針を半導体装置
側面より接触させ、多層半導体装置の一部回路もしくは
全回路の特性を測定するようにしたものである。

また、この発明に係る半導体装置の実装方法は、その側
壁面上に設けた金属配線パターンにより各層の回路要素
を相互に結線してなる多層構造の半導体装置において、
さらに前記金属配線パターン表面上の所定位置に突起状
の電極を設け、前記突起状の電極どうし、あるいは突起
状の電極と配線パターンを相互に接触させることにより
前記の半導体装置を複数個相互に電気的接続するように
したものである。

〔作用〕

この発明の半導体装置においては、上述した手段を採用
することにより、バイアホールを用いることなく各層の
回路を結線出来るため、設計の自由度か増すと共に、バ
イアホール内部の金属絶縁膜との膨張率の差異により生
ずるクラックが防止される。

また、この発明の半導体装置の評価方法においては、多
層半導体装置の側壁面上に形成され、各層の回路要素に
接続された金属配線パターン上にプローブ用の電極を設
け、これにプローブ針を電気的に接触させて評価を行っ
ているので、多層半導体装置の一部回路もしくは全回路
の電気的特性の評価か可能となる。

また、この発明の半導体装置の実装方法においては、多
層半導体装置の側壁面上に形成した金属配線パターン上
に突起状の電極を設け、突起状の電極どうし、あるいは
突起状の電極と側壁上の金属配線パターンとを接触させ
て複数個の半導体装置を相互に電気的に接続しているの
で、従来のように複数個の半導体装置の接続に金リボン
または金線等を用いる必要がなく、寄生インダクタンス
成分や高周波的な不整合を抑えることが可能となり、高
周波信号の反射や放射等を生じることなく効率良く高周
波信号を伝送することが可能となる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図は本発明の第１の実施例による多層に回路要素を
有する半導体装置の斜視図である。図において、１ない
し６は従来例と同−又は相当部分を示す。７はＸＺ力方
向側壁面上にメツキ等の方法により形成された金属配線
なる第１層、第２層間の配線であり、これにより第１層
回路４と第２層回路５を結線している。本実施例では、
両側の接地配線１１と共にコプレーナ線路を形成してい
る。８はｙｚ力方向側壁面上に同様にメツキ等の方法に
より形成された金属配線なる第１層、第３層間配線であ
り、これにより第１層回路４と第３層回路６を結線して
いる。本実施例では、横の接地配線１１と共にスロット
線路を構成している。

９はＸＺ力方向側壁面上に形成されたキャパシタであり
ＭＩＭ（メタル・インシュレータ・メタル）キャパシタ
やインクデジタルキャパシタ等のキャパシタである。１
０はＸＺ方向壁面状に設けられた抵抗であって金属薄膜
抵抗等の抵抗である。

１１は側壁面上に形成された金属配線であって、これは
基板ｌ裏面の接地電極と結線された接地配線である。本
実施例ては、第２層回路５と第３層回路６にも結線され
ている。

また、第２図は第１図の半導体装置のｙｚ力方向側壁面
の上面図、第３図は第１図の半導体装置のＸＺ力方向側
壁面の上面図である。

このような本実施例では、各層の回路４ないし６間の配
線７．８を半導体装置の側壁面上に形成することにより
、バイアホールを用いることなく各層の回路を結線出来
る。このため、従来、絶縁膜２，３とバイアホール内の
金属との膨張率の差異により生じていたクラックを防止
出来ると共に、側壁面上に配線を形成することにより設
計の自由度か増加する。

また第１層、第２層間の配線７をコプレーナ線路となる
ように構成することにより、マイクロ波帯の信号を、不
要な反射を生ずることなく伝送可能となる。さらにまた
、第１層、第３層間の配線８をスロット線路となるよう
に構成することによって、コプレーナ線路と同様に良好
なマイクロ波的結線か可能となる。

更に本実施例では、キャパシタ９や抵抗ＩＯを側壁面上
に形成しているので、設計の自由度をさらに大きくでき
る。

また、本実施例に示すように、多層半導体装置の側壁面
上に接地配線１１を設け、側壁面上の金属配線パターン
を接地配線１１を介して半導体基板裏面の接地電極に接
続するようにしたので、バイアホールを用いて結線する
よりも低いインダクタンスで、半導体装置裏面の接地電
極と各層の回路５．６を結線でき、マイクロ波素子に有
害な接地インダクタンスを低減可能となる。これは、バ
イアホールの径が高々数百μｍであるのに対し、接地配
線１１の幅は数千μｍに形成可能であるからである。

また、第４図及び第５図は本発明の第２の実施例を示す
半導体装置の側壁面の上面図であり、１５は上記側壁面
の上面に形成された絶縁膜であり、第４図ではキャパシ
タ９および抵抗ＩＯを覆っている。また、第５図ては、
接触用端子である入出力端子１４以外の全面を絶縁膜１
５により覆っている。この絶縁膜１５は５ｉＯＮ等によ
り形成されており、これにより、絶縁膜１５の下部すな
わち側壁面上の回路要素への湿気の侵入を防止し保護す
ることか可能となり、半導体装置の信頼性を向上てきる
。

また、第６図は本発明の第３の実施例による半導体装置
を示す斜視図である。第６図において、１ないし３，６
ないし１１は第１図または従来例と同一または相当部分
を示す。１６は第１層、第２層間の配線７または、多層
半導体装置のチップ側面の接地配線１１の表面上に形成
した、たとえば金（Ａｕ）あるいはその他の合金などか
らなる突起状の電極である金属バンプである。１７は第
３層回路６より接続されるとともに、第１層、第３層間
の配線８または多層半導体装置のチップ側面の接地配線
１１に接続されるように形成された例えば金などからな
る金属パッドである。

本実施例においては、金属バンプ１６をコプレーナ線路
を構成する金属配線の表面上に配設し、また、金属パッ
ド１７をスロット線路を構成する金属配線に接続される
ように配設しているので本半導体装置の外部から、金属
ハンプ１６もしくは金属パット１７を介し、高周波信号
を授受することか可能となり、多層半導体装置の一部回
路または全回路の電気特性を測定することか可能である
。

また、第７図は第６図の半導体装置のＸＺ面方向の側面
図である。接地配線１１及び第１層、第２層間の配線７
の表面上に金属バンプ１６を配設している。

また第８図は本発明の第４の実施例によるものて、上記
第３の実施例の半導体装置の製造方法の一例の一様態を
示しており、第６図のＸＺ面方向の側面図である。

第３図に示す半導体装置が実現された後に第８図に示し
たように多層半導体装置のチップ側面の全面に、例えば
フォトレジスト１８を塗布し、金属バンプ１６を配設す
る所定部分をパターニングして除去する。この後に、メ
ツキ法により例えば金（Ａｕ）なとの金属を成長させて
金属バンプ１６を形成する。

また、第９図は本発明の第５の実施例を示すものて、上
記実施例により得られた半導体装置を実際に評価する方
法を示す斜視図である。１９は高周波信号用プローブ針
てあり、金属ハンプ１６に多層半導体装置のチップ側面
より接触している。

また、さらに高周波信号用のプローブ針１９は多層半導
体装置の最表面層、二の実施例においては、第３層回路
に配設した金属パッド１７に接触している。

第１０図（ａ）、　ｆｂ）は、本実施例におけるプロー
ブ針１９の先端部を示す。第１０図（ａ）において、例
えばセラミックやガラスよりなる絶縁体２０を芯材とし
て、前記絶縁体の一部の表面上に例えは、金や金を含む
合金などからなる３本の金属薄膜線路２１によりコプレ
ーナ線路を構成している。第１０図（ｂ）は同図（ａ）
の金属薄膜線路２１か２本である場合を示し、スロット
線路を構成している。前記プローブ針１９を用いて、金
属バンプ１６、もしくは金属パッド１７を介し高周波信
号を授受する二とによって、第１層回路４もしくは第２
層回路５、あるいは第３層回路６の部分的な、または多
層半導体装置の全回路の電気的特性の評価を容易に実施
できる。

なお、上記実施例においては、プローブ針として、複数
の金属薄膜線路からなるものを用いて高周波信号を授受
する場合について述へたか、単線のプローブ針を用い、
多層半導体装置の直流的な電気的特性を測定する場合も
同様である。

また、第１１図は本発明の第６の実施例として上記実施
例の構成の半導体装置を実装する方法を示すものである
。第１１図（ａ）は第１図あるいは第６図に示したよう
な、チップ側面に金属配線パターンもしくは金属バンプ
を有するチップを２個、相互に縦続接続して構成する斜
視図である。同図（ｂ）は、同図（ａ）のｙｚ面方向よ
りの側面図である。

図において、第１多層ＭＭＩＣ３１の第１層第２層間配
線７の表面上に配設した金属バンプ１６と、第２多層Ｍ
ＭＩＣの第１層第３層間配線８を相互に接触させて、２
個の多層半導体装置を配置し、例えば、コバールや銅タ
ングステンなどの金属キャリアまたはパッケージ２２な
どに金−スズ（ＡｕＳｎ）なとのハンダ２３を用いて実
装されている。第１多層ＭＭｒＣ３１のチップ側面に形
成され、コプレーナ線路やスロット線路なとの高周波伝
送線路を構成する金属配線を伝搬した高周波信号は第２
多層ＭＭＩＣ３２のチップ側面上に形成した高周波伝送
線路と、金属バンプ１６を介して、最短距離て損失も少
なく伝達される。

このような本実施例では、多層半導体装置のチップ側面
上の金属バンプもしくは金属配線パターンを用いて複数
個のチップを相互に接続することかできるため、従来の
ように金リボンまたは金線を用いていた場合に比してチ
ップ間の距離を短くてき、これにより寄生インダクタン
ス成分や高周波的な不整合を生じることなく、複数個の
半導体チップ間で効率よく高周波信号を伝送することか
てきる。

なお、上記実施例においては、第１＠、第２層間配線と
第１層、第３層間配線を相互に接続する場合について述
べたか、第１層、第３層間配線とうしや、層間を配線し
ないチップ側面に引き出した金属配線なと、その他の金
属配線パターンを用いて接続する場合も同様である。

〔発明の効果〕

以上のようにこの発明によれば、半導体装置の側壁面上
に金属配線パターンを設け、各層の回路要素に結線した
ので、設計の自由度か大きく、膨張率の差異によるクラ
ックを防止可能な半導体装置を得ることかできる効果が
ある。

また、多層半導体装置の側面上に形成した金属配線パタ
ーンの表面に突起状の金属バンプを配設したので、金属
バンプにプローブ針を電気的に接触させることにより、
多層半導体装置の部分的な回路もしくは全回路の電気的
特性が測定可能となる効果かある。

またこの発明においては、チップ側面上の金属配線パタ
ーンの表面上に形成した金属バンプと、他の多層半導体
層のチップ側面上の金属配線パ、ターンもしくは金属バ
ンプを相互に接触させて、実装したので寄生インダクタ
ンスが少なく、高周波的な不整合を抑止して複数の多層
半導体装置を接続することか可能となる効果かある。

【図面の簡単な説明】

第１図は本発明の第１の実施例による半導体装置の構成
を示す斜視図、第２図は第１図のｙｚ面方向よりの側面
図、第３図は第１図のＸＺ面方向よりの側面図、第４図
、第５図は本発明の第２の実施例による半導体装置の側
面図、第６図は本発明の第３の実施例による半導体装置
の構成を示す斜視図、第７図は第６図のＸＺ面方向より
の側面図、第８図は本発明の第４の実施例による半導体
装置の製造方法プロセス途中の一様態を示す側面図、第
９図は本発明の第５の実施例による半導体装置の評価方
法を示す概略図、第１Ｏ図は第９図にて使用するプロー
ブ針の実施例を示す図、第１１図は本発明の第６の実施
例による半導体装置の実装方法を示す斜視図及びそのｙ
ｚ面方向よりの側面図、第１２図は従来例による半導体
装置の斜視図、第１３図は従来技術による多層半導体装
置の評価方法を示す斜視図、第１４図は従来技術による
多層半導体装置の実装方法の一様態を示す斜視図である
。 図において、ｌは半導体基板、２は第１層絶縁膜、３は
第２層絶縁膜、４は第１層回路、５は第２層回路、６は
第３層回路、７は第１層第２層間配線、８は第１層第３
層間配線、９はキャパシタ、１０は抵抗、１１は接地配
線、１２は第１層第２層間バイアホール、１３は第２層
第３層間バイアホール、１４は入出力端子、１５は絶縁
膜、１６は金属バンプ、１７は金属パッド、１８はフォ
トレジスト、１９は高周波プローブ針、２０は絶縁体、
２１は金属薄膜線路、２２は金属パッケージ、２３はハ
ンダ、２４は金リボン、３１は第１多層ＭＭＩＣ１３２
は第２多層ＭＭＩＣである。 なお図中同一符号は同−又は相当部分を示す。 第２図 Ａ、’（３図

Claims (3)

【特許請求の範囲】
1. （１）半導体基板上に少なくとも一層の絶縁膜層を有し
   、 上記半導体基板および上記絶縁膜層の上部または内部に
   回路要素を有する多層構造の半導体装置において、 上記半導体装置の側壁面上に金属配線パターンを設け、
   該金属配線パターンにより上記各層の回路要素を相互に
   結線したことを特徴とする半導体装置。
2. （２）請求項１記載の半導体装置を評価する方法におい
   て、 前記金属配線パターンの一部表面上にプローブ電極を設
   け、 該プローブ電極にプローブ針を電気的に接触させること
   により、請求項１記載の半導体装置の一部回路もしくは
   全回路の電気的特性を測定することを特徴とする半導体
   装置の評価方法。
3. （３）請求項１記載の半導体装置を実装する方法におい
   て、 前記金属配線パターンの表面上の所定位置に突起状の電
   極を設け、 前記突起状の電極どうし、あるいは突起状の電極と前記
   金属配線パターンを接触させることにより、前記請求項
   １記載の半導体装置を複数個相互に電気的に接続するこ
   とを特徴とする半導体装置の実装方法。