JPH04114232A - マイクロコンピュータ - Google Patents
マイクロコンピュータInfo
- Publication number
- JPH04114232A JPH04114232A JP2234706A JP23470690A JPH04114232A JP H04114232 A JPH04114232 A JP H04114232A JP 2234706 A JP2234706 A JP 2234706A JP 23470690 A JP23470690 A JP 23470690A JP H04114232 A JPH04114232 A JP H04114232A
- Authority
- JP
- Japan
- Prior art keywords
- average value
- data
- circuit
- cpu
- value calculation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Complex Calculations (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、マイクロコンピュータを一構成要素として構
成されたシステムにおいて、マイクロコンピュータ以外
の装置からマイクロコンピュータに入力される値、もし
くは、マイクロコンピュータ内部で発生させる値の平均
値を利用してシステム全体の制御を行うようなマイクロ
コンピュータに関するものである。
成されたシステムにおいて、マイクロコンピュータ以外
の装置からマイクロコンピュータに入力される値、もし
くは、マイクロコンピュータ内部で発生させる値の平均
値を利用してシステム全体の制御を行うようなマイクロ
コンピュータに関するものである。
第４図は、従来のマイクロコンピュータを含むシステム
の構成を示すブロック図で、１は中央演算処理装置（以
下ＣＰＵと省略する）、２はアドレスバス、３はデータ
バス、４は入出力装置、５はＡ／Ｄ変換器、タイマ、Ｕ
ＡＲＴ等のいくつかの周辺回路、１２は外付は装置を示
している。
の構成を示すブロック図で、１は中央演算処理装置（以
下ＣＰＵと省略する）、２はアドレスバス、３はデータ
バス、４は入出力装置、５はＡ／Ｄ変換器、タイマ、Ｕ
ＡＲＴ等のいくつかの周辺回路、１２は外付は装置を示
している。
外付は装置１２からマイクロコンピュータに対して送ら
れるデータはアナログ値、ある幅のパルス、シリアル／
デュアルデータ等の形態をとるが、デュアルデータ以外
はいずれも入出力装置４を介して、周辺回路５に送られ
る０周辺回路５により各形態のデータは、ＣＰＵＩの処
理可能なｍビットのデュアルデータに変換される。
れるデータはアナログ値、ある幅のパルス、シリアル／
デュアルデータ等の形態をとるが、デュアルデータ以外
はいずれも入出力装置４を介して、周辺回路５に送られ
る０周辺回路５により各形態のデータは、ＣＰＵＩの処
理可能なｍビットのデュアルデータに変換される。
これらのデータは、データバス３、アドレスバス２を介
して入出力袋ｆ４もしくは周辺回路５がらＣＰＵＩに転
送され、ここで、演算処理２分析処理される。これによ
り、システムの次の制御が決定し、データバス３ アド
レスバス２を介して、ＣＰＵＩから入出力装置４もしく
は周辺回路５、さらに外付は装置１２に対しても、次の
動作の指令が送られる。
して入出力袋ｆ４もしくは周辺回路５がらＣＰＵＩに転
送され、ここで、演算処理２分析処理される。これによ
り、システムの次の制御が決定し、データバス３ アド
レスバス２を介して、ＣＰＵＩから入出力装置４もしく
は周辺回路５、さらに外付は装置１２に対しても、次の
動作の指令が送られる。
従来のマイクロコンピュータは、このように構成されて
いるので周辺回路５で処理された後のブタは、全てＣＰ
ＵＩに入りそこで演算処理、分析処理されるので、ＣＰ
ＬＪ １の負担が大きく、また、演算処理に時間がかか
るため、リアルタイムに次の動作の決定が出来なかった
。
いるので周辺回路５で処理された後のブタは、全てＣＰ
ＵＩに入りそこで演算処理、分析処理されるので、ＣＰ
ＬＪ １の負担が大きく、また、演算処理に時間がかか
るため、リアルタイムに次の動作の決定が出来なかった
。
特に、数個のデータをサンプリングし、その平均値によ
りシステム制御を行うような場合、サンプリングの度に
ＣＰＵＩは、周辺回路５にデータを取りにいき、平均値
の演算を実行しなければならない。また、ＣＰＵの演算
ビット長ｍビットと同じｍビット長の複数個の値の平均
値の計算には、桁上がりを考慮した複雑な処理を必要と
した。
りシステム制御を行うような場合、サンプリングの度に
ＣＰＵＩは、周辺回路５にデータを取りにいき、平均値
の演算を実行しなければならない。また、ＣＰＵの演算
ビット長ｍビットと同じｍビット長の複数個の値の平均
値の計算には、桁上がりを考慮した複雑な処理を必要と
した。
本発明は、このような問題を解決するためになされたも
ので、ＣＰＵ処理の負担を軽減し、平均値演算処理スピ
ードの向上を図ることを目的とする。
ので、ＣＰＵ処理の負担を軽減し、平均値演算処理スピ
ードの向上を図ることを目的とする。
本発明に係るマイクロコンピュータは、周辺回路５から
複数ビット長のデータを設定個分だけサンプリングし、
その平均値を算出してＣＰＵＩに出力する簡易平均値算
出回路６を備えたものである。
複数ビット長のデータを設定個分だけサンプリングし、
その平均値を算出してＣＰＵＩに出力する簡易平均値算
出回路６を備えたものである。
本発明においては、簡易平均値算出回路６により、周辺
回路５から複数ビット長のデータが設定個分だけサンプ
リングされ、その平均値が算出されてＣＰＵＩに出力さ
れる。
回路５から複数ビット長のデータが設定個分だけサンプ
リングされ、その平均値が算出されてＣＰＵＩに出力さ
れる。
以下、本発明の一実施例を図について説明する。
第１図は、本発明の一実施例によるマイクロコンピュー
タの構成を示す図であって、図中、１は従来例と同様に
ＣＰＵ、２はアドレスバス、３はデータバス、４は入出
力装置、５は周辺回路で、本実施例はこれに簡易平均値
算出回路６を付加したものである。
タの構成を示す図であって、図中、１は従来例と同様に
ＣＰＵ、２はアドレスバス、３はデータバス、４は入出
力装置、５は周辺回路で、本実施例はこれに簡易平均値
算出回路６を付加したものである。
第２図は、簡易平均値算出回路６の一構成例である。７
は加算回路、８はシフター、９は平均値レジスタ、１０
は制御回路、１１はスイッチである。第３図は、簡易平
均値算出回路６の動作を説明する図である。
は加算回路、８はシフター、９は平均値レジスタ、１０
は制御回路、１１はスイッチである。第３図は、簡易平
均値算出回路６の動作を説明する図である。
第３図で示す通り、この平均値算出回路６は、ｍビット
長のデータを２のｎ乗個分サンプリングし、その平均値
を算出するものである。
長のデータを２のｎ乗個分サンプリングし、その平均値
を算出するものである。
サンプリングの母集団の大きさ２のｎ乗（ｎ＝１．２．
３ ・・・・）は、任意に選択できる構成で、予めＣＰ
ＵＩによりアドレスバス２、データバス３を介して設定
される。設定されたｎの値は制御回路１０内のレジスタ
に格納される。
３ ・・・・）は、任意に選択できる構成で、予めＣＰ
ＵＩによりアドレスバス２、データバス３を介して設定
される。設定されたｎの値は制御回路１０内のレジスタ
に格納される。
まず、加算回路７においてｍビット長のデータを２のｎ
乗個加算する。制御回路１０で周辺回路５から送られる
データの個数をカウントしておき、予め設定されていた
母集団の大きさ（２のｎ乗）に達するとｍ ＋ ｎビッ
ト長の加算結果をスイッチ１１を開いてシフター８へ送
る。シフター８は、制御回路１０の指示を受けて下位ｎ
桁を切捨て、上位ｍビットのデータを平均値レジスタ９
へ転送する。
乗個加算する。制御回路１０で周辺回路５から送られる
データの個数をカウントしておき、予め設定されていた
母集団の大きさ（２のｎ乗）に達するとｍ ＋ ｎビッ
ト長の加算結果をスイッチ１１を開いてシフター８へ送
る。シフター８は、制御回路１０の指示を受けて下位ｎ
桁を切捨て、上位ｍビットのデータを平均値レジスタ９
へ転送する。
平均値算出終了の信号をＣＰＵＩに送り、これを受けて
ＣＰＵＩは平均値レジスタ９の値をアドレスバス２、デ
ータバス３を介して読み取る。ＣＰＵＩは、この平均値
を分析処理してシステムの次の動作を決定する。加算器
７はＣＰＵＩの演算ビット長ｍビットにｎビットを追加
した規模のもので、マイクロコンピュータごとに最適の
サイズを選べる。
ＣＰＵＩは平均値レジスタ９の値をアドレスバス２、デ
ータバス３を介して読み取る。ＣＰＵＩは、この平均値
を分析処理してシステムの次の動作を決定する。加算器
７はＣＰＵＩの演算ビット長ｍビットにｎビットを追加
した規模のもので、マイクロコンピュータごとに最適の
サイズを選べる。
以上のように、本発明によればＣＰＵから独立して簡易
平均値算出回路により平均値を算出するように構成した
ので、ＣＰＵ処理の負担が軽減し、平均値演算処理スピ
ードを向上することができるという効果がある。
平均値算出回路により平均値を算出するように構成した
ので、ＣＰＵ処理の負担が軽減し、平均値演算処理スピ
ードを向上することができるという効果がある。
第１図は本発明に係るマイクロコンピュータの構成を示
すブロック図、第２図は本発明に係る簡易平均値算出回
路の実施例を示す図、第３図はその動作を説明する図、
第４図は従来のマイクロコンピュータの構成を示すブロ
ック図である。 ■・・・ＣＰＵ、２・ ・・アドレスバス、３・・・デ
ータバス、４・・・入出力装置、５・・・周辺回路、６
・・・簡易平均値算出回路、７・・・加算器、８・・・
シフター ９・・・平均値レジスタ、１０・・・制御卸
回路、１１・・・スイッチ。 なお、図中、同一符号は同−又は相当部分を示す。 代理人 弁理士 宮 園 純 第 図 １−−＋＋＋＋−−−−−−−−−ノ
すブロック図、第２図は本発明に係る簡易平均値算出回
路の実施例を示す図、第３図はその動作を説明する図、
第４図は従来のマイクロコンピュータの構成を示すブロ
ック図である。 ■・・・ＣＰＵ、２・ ・・アドレスバス、３・・・デ
ータバス、４・・・入出力装置、５・・・周辺回路、６
・・・簡易平均値算出回路、７・・・加算器、８・・・
シフター ９・・・平均値レジスタ、１０・・・制御卸
回路、１１・・・スイッチ。 なお、図中、同一符号は同−又は相当部分を示す。 代理人 弁理士 宮 園 純 第 図 １−−＋＋＋＋−−−−−−−−−ノ
Claims (1)
- 中央演算処理装置と、周辺回路と、入出力装置と、アド
レス及びデータバスとにより構成されるマイクロコンピ
ュータにおいて、上記周辺回路から複数ビット長のデー
タを設定個分だけサンプリングし、その平均値を算出し
て上記中央演算処理装置に出力する簡易平均値算出回路
を備えたことを特徴とするマイクロコンピュータ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2234706A JPH04114232A (ja) | 1990-09-05 | 1990-09-05 | マイクロコンピュータ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2234706A JPH04114232A (ja) | 1990-09-05 | 1990-09-05 | マイクロコンピュータ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04114232A true JPH04114232A (ja) | 1992-04-15 |
Family
ID=16975114
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2234706A Pending JPH04114232A (ja) | 1990-09-05 | 1990-09-05 | マイクロコンピュータ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04114232A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020035058A (ja) * | 2018-08-28 | 2020-03-05 | 富士通株式会社 | 情報処理装置，並列計算機システムおよび制御方法 |
| US11297127B2 (en) | 2018-12-14 | 2022-04-05 | Fujitsu Limited | Information processing system and control method of information processing system |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01105667A (ja) * | 1987-10-17 | 1989-04-24 | Sony Corp | 平均値データ出力回路 |
-
1990
- 1990-09-05 JP JP2234706A patent/JPH04114232A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01105667A (ja) * | 1987-10-17 | 1989-04-24 | Sony Corp | 平均値データ出力回路 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2020035058A (ja) * | 2018-08-28 | 2020-03-05 | 富士通株式会社 | 情報処理装置，並列計算機システムおよび制御方法 |
| US11297127B2 (en) | 2018-12-14 | 2022-04-05 | Fujitsu Limited | Information processing system and control method of information processing system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH04114232A (ja) | マイクロコンピュータ | |
| US4928238A (en) | Scalar data arithmetic control system for vector arithmetic processor | |
| JP2557629B2 (ja) | 割込方式 | |
| JPS55103656A (en) | Information processing system | |
| JPH07248918A (ja) | マイクロプロセッサ | |
| KR100343459B1 (ko) | 자바 프로세서 | |
| JPH0619700B2 (ja) | 演算装置 | |
| JP2890660B2 (ja) | ビット選択形出力ポート及び出力装置 | |
| JP2558721B2 (ja) | 入出力回路 | |
| JP3525582B2 (ja) | ビット操作回路 | |
| JP3121609B2 (ja) | デジタル信号処理装置 | |
| KR820000086B1 (ko) | 아날로그 연산장치 | |
| JPS62151028A (ja) | デ−タ変換装置 | |
| JPS57196355A (en) | Data processor | |
| JP2737673B2 (ja) | 監視装置 | |
| JPS6423123A (en) | Electronic balance | |
| SU1103236A1 (ru) | Устройство дл загрузки данных | |
| JP2652054B2 (ja) | 保護リレー装置 | |
| KR930022663A (ko) | 디지탈 과전류 검출 장치 | |
| JPH04282704A (ja) | シーケンスコントローラ | |
| JPS63118966A (ja) | デ−タ転送制御装置 | |
| JPS59197920A (ja) | アドレス制御装置 | |
| JPH05151151A (ja) | バス変換装置 | |
| JPH07141288A (ja) | Ｄｍａ転送方式 | |
| JPH01118926A (ja) | パイプライン処理装置 |