JPH04115363A - 論理シミュレーション方式 - Google Patents
論理シミュレーション方式Info
- Publication number
- JPH04115363A JPH04115363A JP2236582A JP23658290A JPH04115363A JP H04115363 A JPH04115363 A JP H04115363A JP 2236582 A JP2236582 A JP 2236582A JP 23658290 A JP23658290 A JP 23658290A JP H04115363 A JPH04115363 A JP H04115363A
- Authority
- JP
- Japan
- Prior art keywords
- lsi
- circuit
- simulation
- history
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は論理シミュレーション方式、特に既存の高密度
ディジタル集積回路を含む論理回路のシミュレーション
方式に関する。
ディジタル集積回路を含む論理回路のシミュレーション
方式に関する。
近年ノ半導体技術、コンピュータ技術の進歩により、論
理シミュレーションが一般化するに従い大規模回路シミ
ュレーション、特にＬＳＩを含んだ回路シミュレーショ
ンに対する要求が高まっている。
理シミュレーションが一般化するに従い大規模回路シミ
ュレーション、特にＬＳＩを含んだ回路シミュレーショ
ンに対する要求が高まっている。
従来、論理シミュレーションを行う際には、ソフトウェ
アで記述されたデバイスモデルが必要である。しかし、
マイクロプロセッサ等の大規模ＬＳＩのモデルをソフト
ウェアで記述するのは困難であり、その開発工数を考え
ると不可能に近く、たとえ開発したとしても評価が難し
くシミュレーションにも多大な時間を要する。このよう
な問題を解決する手段として実際のディジタル素子をデ
バイスモデルとして使用する方法が用いられている。
アで記述されたデバイスモデルが必要である。しかし、
マイクロプロセッサ等の大規模ＬＳＩのモデルをソフト
ウェアで記述するのは困難であり、その開発工数を考え
ると不可能に近く、たとえ開発したとしても評価が難し
くシミュレーションにも多大な時間を要する。このよう
な問題を解決する手段として実際のディジタル素子をデ
バイスモデルとして使用する方法が用いられている。
上述した従来の論理シミュレーション方式は、汎用計算
機により計算された回路シミュレーションの出力ノード
の状態変化の履歴、即ち実際のＬＳＩへ付与する状態値
の変化情報には順序情報のみが含まれ、時刻情報が含ま
れていないので、例えば、第２図（ａ）に実際の波形図
、第２図（ｂ）に履歴として保存された波形図に示すよ
うに、複数の入力信号間のタイミング情報が失われ、最
悪の場合には実際のＬＳＩが誤動作し、正確に論理シミ
ュレーションが行えないという問題点がある。
機により計算された回路シミュレーションの出力ノード
の状態変化の履歴、即ち実際のＬＳＩへ付与する状態値
の変化情報には順序情報のみが含まれ、時刻情報が含ま
れていないので、例えば、第２図（ａ）に実際の波形図
、第２図（ｂ）に履歴として保存された波形図に示すよ
うに、複数の入力信号間のタイミング情報が失われ、最
悪の場合には実際のＬＳＩが誤動作し、正確に論理シミ
ュレーションが行えないという問題点がある。
本発明の論理シミュレーション方式は、複数個の回路素
子を含む論理回路をシミュレーションするとき、前記複
数個の回路素子の一部分は既存のＬＳＩを実装し他の部
分は汎用計算機によってシミュレーションする論理シミ
ュレーション方式において、前記汎用計算機により計算
された回路シミュレーションの出力ノードの状態変化の
履歴を変化時刻と共に記憶する記憶手段と、前記出力ノ
ードの履歴を変化時刻に従って前記ＬＳＩへ付与する手
段と、前記ＬＳＩの出力端子を監視し、この出力端子に
変化が生じた場合にこの出力端子の出力信号を前記回路
シミュレーションの入力ノードへ返送する制御手段とを
有することにより構成される。
子を含む論理回路をシミュレーションするとき、前記複
数個の回路素子の一部分は既存のＬＳＩを実装し他の部
分は汎用計算機によってシミュレーションする論理シミ
ュレーション方式において、前記汎用計算機により計算
された回路シミュレーションの出力ノードの状態変化の
履歴を変化時刻と共に記憶する記憶手段と、前記出力ノ
ードの履歴を変化時刻に従って前記ＬＳＩへ付与する手
段と、前記ＬＳＩの出力端子を監視し、この出力端子に
変化が生じた場合にこの出力端子の出力信号を前記回路
シミュレーションの入力ノードへ返送する制御手段とを
有することにより構成される。
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。第１図
の実施例は汎用計算機１と制御回路２と入力レジスタ３
とＬＳＩ４と出力レジスタ５と入力状態値記憶メモリ６
とを有して構成される。
の実施例は汎用計算機１と制御回路２と入力レジスタ３
とＬＳＩ４と出力レジスタ５と入力状態値記憶メモリ６
とを有して構成される。
汎用計算１１１１はＬＳＩ４を除いた回路シミュレーシ
ョンをソフトウェアにより実行する。ＬＳＩ４への出力
ノードに変化が生じたときにＬＳＩアクセス１０１を出
力し、ＬＳＩ４の変化出力１０２からＬＳＩ４の動作を
決定する。制御回路２はＬＳＩアクセス１０１を入力し
、ピン番号、入力状態値を識別してメモリアクセス１０
８を出力し、入力状態値記憶メモリ６から入力履歴１０
９を入力し、コントロール１０３およびアクセスコント
ロール１０４を出力する。入力履歴１０９には状態値の
変化情報および変化時刻情報が含まれており、アクセス
コントロール１０４は時刻情報に基き正確な波形を再現
するようにコントロールされる。入力レジスタ３はコン
トロール１０３およびアクセスコントロール１０４を入
力し、駆動出力１０５を出力する。ＬＳＩ４はコントロ
ール１０３および駆動出力１０５を入力し、応答出力１
０６を出力する。出力レジスタ５はコントロール１０３
を入力してＬＳＩ４の応答出力１０６を監視し、その出
力に変化が生じた場合に変化出力をラッチし、シミュレ
ーション起動後がらの時間情報と共に変化出力１０７を
出力する。入力状態値記憶メモリ６はＬＳＩ４の個々の
入力ピンの入力状態値および変化時刻情報を管理し、メ
モリアクセス１０８を入力して該当する入力ピンのシミ
ュレーション起動後からの入力状態値の変化情報と時刻
情報とを入力履歴１０９として出力する。
ョンをソフトウェアにより実行する。ＬＳＩ４への出力
ノードに変化が生じたときにＬＳＩアクセス１０１を出
力し、ＬＳＩ４の変化出力１０２からＬＳＩ４の動作を
決定する。制御回路２はＬＳＩアクセス１０１を入力し
、ピン番号、入力状態値を識別してメモリアクセス１０
８を出力し、入力状態値記憶メモリ６から入力履歴１０
９を入力し、コントロール１０３およびアクセスコント
ロール１０４を出力する。入力履歴１０９には状態値の
変化情報および変化時刻情報が含まれており、アクセス
コントロール１０４は時刻情報に基き正確な波形を再現
するようにコントロールされる。入力レジスタ３はコン
トロール１０３およびアクセスコントロール１０４を入
力し、駆動出力１０５を出力する。ＬＳＩ４はコントロ
ール１０３および駆動出力１０５を入力し、応答出力１
０６を出力する。出力レジスタ５はコントロール１０３
を入力してＬＳＩ４の応答出力１０６を監視し、その出
力に変化が生じた場合に変化出力をラッチし、シミュレ
ーション起動後がらの時間情報と共に変化出力１０７を
出力する。入力状態値記憶メモリ６はＬＳＩ４の個々の
入力ピンの入力状態値および変化時刻情報を管理し、メ
モリアクセス１０８を入力して該当する入力ピンのシミ
ュレーション起動後からの入力状態値の変化情報と時刻
情報とを入力履歴１０９として出力する。
以上説明したように本発明は、複数個の回路素子の一部
分に既存のＬＳＩを実装し、他の部分は汎用計算機によ
ってシミュレーションする論理シミュレーション方式に
おいて、汎用計算機により計算された回路シミュレーシ
ョンの出力ノードの状態変化の履歴を変化時刻と共に記
憶する手段と、出力ノードの履歴を変化時刻に従ってＬ
ＳＩへ付与する手段と、ＬＳＩの出力端子を監視して出
力端子に変化が生じた場合に、出力端子の出力信号を回
路シミュレーションの入力ノードへ返送する手段とを有
することにより、汎用計算機により計算された回路シミ
ュレーションの出力ノードの状態変化の履歴、即ち実際
のＬＳＩへ付与する状態値の変化情報に時刻情報が含ま
れているので、複数の入力信号間のタイミング情報が保
存されており、実際のＬＳＩが誤動作することなく正確
に論理シミュレーションが行なえるという効果がある。
分に既存のＬＳＩを実装し、他の部分は汎用計算機によ
ってシミュレーションする論理シミュレーション方式に
おいて、汎用計算機により計算された回路シミュレーシ
ョンの出力ノードの状態変化の履歴を変化時刻と共に記
憶する手段と、出力ノードの履歴を変化時刻に従ってＬ
ＳＩへ付与する手段と、ＬＳＩの出力端子を監視して出
力端子に変化が生じた場合に、出力端子の出力信号を回
路シミュレーションの入力ノードへ返送する手段とを有
することにより、汎用計算機により計算された回路シミ
ュレーションの出力ノードの状態変化の履歴、即ち実際
のＬＳＩへ付与する状態値の変化情報に時刻情報が含ま
れているので、複数の入力信号間のタイミング情報が保
存されており、実際のＬＳＩが誤動作することなく正確
に論理シミュレーションが行なえるという効果がある。
第１図は本発明の一実施例のブロック図、第２図は従来
の論理シミュレーション方式の開題点の一例を説明する
ための図である。 １・・・汎用計算機、２・・・制御回路、３・・・入力
レジスタ、４・・・ＬＳ１．５・・・出力レジスタ、６
・・・入力状態値記憶メモリ。
の論理シミュレーション方式の開題点の一例を説明する
ための図である。 １・・・汎用計算機、２・・・制御回路、３・・・入力
レジスタ、４・・・ＬＳ１．５・・・出力レジスタ、６
・・・入力状態値記憶メモリ。
Claims (1)
- 複数個の回路素子を含む論理回路をシミュレーションす
るとき、前記複数個の回路素子の一部分は既存のＬＳＩ
を実装し他の部分は汎用計算機によつてシミュレーショ
ンする論理シミュレーション方式において、前記汎用計
算機により計算された回路シミュレーションの出力ノー
ドの状態変化の履歴を変化時刻と共に記憶する記憶手段
と、前記出力ノードの履歴を変化時刻に従って前記ＬＳ
Ｉへ付与する手段と、前記ＬＳＩの出力端子を監視し、
この出力端子に変化が生じた場合にこの出力端子の出力
信号を前記回路シミュレーションの入力ノードへ返送す
る制御手段とを有することを特徴とする論理シミュレー
ション方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236582A JPH04115363A (ja) | 1990-09-06 | 1990-09-06 | 論理シミュレーション方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236582A JPH04115363A (ja) | 1990-09-06 | 1990-09-06 | 論理シミュレーション方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04115363A true JPH04115363A (ja) | 1992-04-16 |
Family
ID=17002774
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2236582A Pending JPH04115363A (ja) | 1990-09-06 | 1990-09-06 | 論理シミュレーション方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04115363A (ja) |
-
1990
- 1990-09-06 JP JP2236582A patent/JPH04115363A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4635218A (en) | Method for simulating system operation of static and dynamic circuit devices | |
| JPS6063644A (ja) | デイジタル装置の動作のモデリング方法及び装置 | |
| JPH02252066A (ja) | シミュレーション装置及びシミュレーション方法 | |
| JPS613400A (ja) | チツプ上の高密度メモリを試験する方法と装置 | |
| JPS633344B2 (ja) | ||
| JPS63145549A (ja) | 論理回路シミユレ−シヨン方法 | |
| JPH08320808A (ja) | エミュレーション方式 | |
| US4891773A (en) | Logic simulation | |
| CN119961070A (zh) | 芯片验证方法、装置、计算机设备、计算机可读存储介质和计算机程序产品 | |
| US5193068A (en) | Method of inducing off-circuit behavior in a physical model | |
| JPS6141017B2 (ja) | ||
| JPH04115363A (ja) | 論理シミュレーション方式 | |
| JP3212709B2 (ja) | ロジックシミュレーション装置 | |
| US20030018462A1 (en) | Multi-clock system simulation | |
| US6789242B1 (en) | Method and system for integrated circuit design and diagnosis | |
| JP2001256048A (ja) | データ処理装置のシミュレーション | |
| JP3171182B2 (ja) | 機能合成方法，機能合成装置およびその記録媒体 | |
| US6339751B1 (en) | Circuit design support apparatus and a method | |
| JP2000057188A (ja) | ハードウェア・ソフトウェア協調評価装置 | |
| JP2853619B2 (ja) | 論理遅延シミュレーション方法 | |
| JP3048969B2 (ja) | サイクルベースシミュレータ | |
| JPH0535815A (ja) | 論理シミユレータ | |
| JPH0863510A (ja) | 論理シミュレーション装置 | |
| JPS62150181A (ja) | 大規模集積回路の試験方式 | |
| JPS60118940A (ja) | 論理回路のシミユレ−シヨン装置 |