JPH04117446U - 半導体素子測定治具 - Google Patents

Abstract

(57)【要約】 【構成】半導体素子の形にくり抜かれた溝ａ５を持つ素
子固定台ａ６と、中央に半導体素子の形の穴４が明いて
いる低損失誘電体の基板７と、基板７の上面に貼られた
ＧＮＤ板ａ８と、基板７の下面に取り付けられた２本の
ストリップ導体２と、ストリップ導体２上に設けられた
バンプ３とから構成され、２本のストリップ導体２と基
板７とＧＮＤ板ａ８とで２本のストリップラインａ１を
形成している。そして、半導体素子を素子固定台ａ６の
溝ａ５にはめ込み、ＧＮＤ板ａ８及びストリップ導体２
の取り付けられた基板７を半導体素子の上部から重ねて
バンプ３により半導体素子のピンを素子固定台ａ６に押
し付ける。 【効果】上記の構成により、半導体素子のピンに対して
なんら負荷を与えずにピンとストリップラインとを正確
に接触させることができ、また、ネジ止めの必要が無
く、半導体素子の着脱が容易に行え、さらに、使用時に
基板の穴により半導体素子を冷却することができる。

Description

【考案の詳細な説明】

【０００１】

【産業上の利用分野】

本考案は、半導体素子測定冶具に関し、特に半導体素子測定治具のストリップ ラインと半導体素子のピンとの取付け方法に関する。

【０００２】 ストリップラインは、少なくとも１枚の薄いストリップ導体を有する平行２導 体線路で、一般にその平行２導体線路の片側のストリップ導体と他の側の接地導 体との間に低損失誘電体平板がはさまれた構造をとっている。

【０００３】

【従来の技術】

従来の半導体素子測定冶具について図面を参照して説明する。

【０００４】 図３は従来例の半導体素子測定冶具のブロック図、図４（ａ），（ｂ）は従来 例の半導体素子測定冶具の接触部拡大図である。

【０００５】 図３及び図４に示す従来例の半導体測定冶具は、溝ｂ１４を有し半導体素子の くぼみ位置に合わせてネジ穴１２が明けられた素子固定台ｂ１６と、素子固定台 ｂ１６上面に貼られたＧＮＤ板ｂ１５と、ＧＮＤ板ｂ１５上に取り付けられたス トリップ導体と接地導体とその間にはさまれた低損失誘電体平板からなるストリ ップラインｂ１７と、２本のネジ１０により半導体素子を素子固定台ｂ１６に固 定する固定板１１とで構成されている。

【０００６】 図４（ａ）のように半導体素子に取り付けられている２本のピンを各々ストリ ップラインｂ１７に重なるように溝ｂ１４上に置く。固定板１１を半導体素子上 に置き、半導体素子のくぼみに合わせてネジ１０を降ろし、素子固定台ｂ１６の ネジ穴１２へねじ込む。その時、ピンがストリップラインｂ１７上からずれてし まうので、ピンセット等で半導体素子をつまみながら微調整が必要となる。

【０００７】 また、図４（ｂ）のようにピンが反っていた場合など、固定板で押さえつけて もピンとストリップラインｂ１７との間に隙間があき、接触不良で測定ができな い場合がある。そのような場合、ピンを下方に反らし、ストリップラインｂ１７ と接触するようにしてやらなければならず、これにより、半導体素子のピンに不 要な負荷を与えてしまうことがある。

【０００８】

【考案が解決しようとする課題】

上記した従来の半導体素子測定冶具は、半導体素子を素子固定台に固定する際 に位置合わせが困難であり、また、半導体素子に取り付けられたピンとストリッ プラインとの接触をよくするために、ピンを下方に反らして固定台に固定するの で、ピンに不要な負荷を与え、半導体素子に影響を与えることがあるという欠点 がある。

【０００９】 さらに、半導体素子を固定台に固定すると風通しが悪く、使用時に半導体素子 を冷却することができないという欠点がある。

【００１０】 本考案の目的は、半導体素子の形にくり抜かれた溝を持つ素子固定台と、中央 に半導体素子の形の穴が明いている低損失誘電体の基板と、基板と基板の上面に 貼られた接地導体と基板の下面に取り付けられた少なくとも２本のストリップ導 体とから成る少なくとも２本のストリップラインと、ストリップラインのストリ ップ導体上に設けられたバンプとを備え、半導体素子の少なくとも２本のピンを 少なくとも２本のストリップラインに合わせ、バンプでピンを素子固定台に押し 付け、半導体素子を測定することにより、上記の欠点を解消し、半導体素子のピ ンに対してなんら負荷を与えずピンとストリップラインとを正確に接触させるこ とができ、また、ネジ止めの必要が無く、半導体素子の着脱が容易に行え、さら に、使用時に基板の穴により半導体素子を冷却することができる半導体素子測定 冶具を提供することにある。

【００１１】

【課題を解決するための手段】 本考案の半導体素子測定冶具は、半導体素子の形にくり抜かれた溝を持つ素子 固定台と、中央に半導体素子の形の穴が明いている低損失誘電体の基板と、基板 と基板の上面に貼られた接地導体と基板の下面に取り付けられた少なくとも２本 のストリップ導体とから成る少なくとも２本のストリップラインと、ストリップ ラインのストリップ導体上に設けられたバンプとを備え、半導体素子の少なくと も２本のピンを少なくとも２本のストリップラインに合わせ、バンプでピンを素 子固定台に押し付け、半導体素子を測定している。

【００１２】

【実施例】

次に、本考案の実施例について図面を参照にして詳細に説明する。

【００１３】 図１は本考案の一実施例の半導体素子測定冶具のブロック図、図２は本実施例 の半導体素子測定冶具の接触部拡大図である。

【００１４】 図１及び図２に示すの半導体素子測定冶具は、半導体素子の形にくり抜かれた 溝ａ５を持つ素子固定台ａ６と、中央に半導体素子の形の穴４が明いている低損 失誘電体の基板７と、基板７の上面に貼られたＧＮＤ板ａ８と、基板７の下面に 取り付けられた２本のストリップ導体２と、ストリップ導体２上に設けられたバ ンプ３とから構成される。そして、上記の２本のストリップ導体２と基板７とＧ ＮＤ板ａ８とで２本のストリップラインａ１を形成している。

【００１５】 ここで、半導体素子を素子固定台ａ６の半導体素子の形にくり抜いた溝ａ５に はめ込み、ＧＮＤ板ａ８及びストリップ導体２の取り付けられた基板７を半導体 素子の上部から重ねる。この時、図２に示すようにバンプ３が半導体素子のピン を素子固定台ａ６に押し付けるので、ピンに対して負荷を与えずにストリップラ インａ１のストリップ導体２とピンとが確実に接触する。また、基板７上に穴４ が明いているので、使用時に半導体素子が冷却される。

【００１６】

【考案の効果】 以上説明したように、本考案の半導体素子測定冶具は、半導体素子を素子固定 台の半導体素子の形にくり抜いた溝にはめ込み、ＧＮＤ板及びストリップライン の取り付けられた基板を半導体素子の上部から重ね、この時、バンプが半導体素 子のピンを素子固定台に押し付け、また、基板上に穴を明けることにより、ピン に対してなんら負荷を与えずにピンとストリップラインとを正確に接触させるこ とができ、また、ネジ止めの必要が無く、半導体素子の着脱が容易に行え、さら に、使用時に半導体素子を冷却することができるという効果がある。

【図面の簡単な説明】

【図１】本考案の一実施例の半導体素子測定冶具のブロ
ック図である。

【図２】本実施例の半導体素子測定冶具の接触部拡大図
である。

【図３】従来例の半導体素子測定冶具のブロック図であ
る。

【図４】従来例の半導体素子測定冶具の接触部拡大図で
ある。

【符号の説明】

１ ストリップラインａ ２ ストリップ導体 ３ バンプ ４ 穴 ５ 溝ａ ６ 素子固定台ａ ７ 基板 ８ ＧＮＤ板ａ １０ ネジ １１ 固定板 １２ ネジ穴 １４ 溝ｂ １５ ＧＮＤ板ｂ １６ 素子固定台ｂ １７ ストリップラインｂ

─────────────────────────────────────────────────────

【手続補正書】

【提出日】平成４年３月２６日

【手続補正１】

【補正対象書類名】明細書

【補正対象項目名】考案の名称

【補正方法】変更

【補正内容】

【考案の名称】 半導体素子測定治具

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】 半導体素子の形にくり抜かれた溝を持つ
   素子固定台と、中央に半導体素子の形の穴が明いている
   低損失誘電体の基板と、前記基板と前記基板の上面に貼
   られた接地導体と前記基板の下面に取り付けられた少な
   くとも２本のストリップ導体とから成る少なくとも２本
   のストリップラインと、前記ストリップラインのストリ
   ップ導体上に設けられたバンプとを備え、前記半導体素
   子の少なくとも２本のピンを少なくとも２本の前記スト
   リップラインに合わせ、前記バンプで前記ピンを前記素
   子固定台に押し付け、前記半導体素子を測定することを
   特徴とする半導体素子測定冶具。