JPH04120589A - アドレス制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、キャプテンシステムのように複数画面（コ
ード面、フォト面）を重ねて表示するシステムにおいて
、その表示画面を発光素子（ＬＣＤ）パネルのような２
倍表示しか出来ないような表示装置で表示する場合、そ
の複数画面のデータを識別するためのふちどり機能を制
御するアドレス発生部に係わり、特に高密度表示（ラン
ク３）を行う場合のアドレス制御回路に関する。

（従来の技術） 現在、表示装置としては、陰極線管（ＣＲＴ）を用いた
ものからＬＣＤ、ＥＬ発光素子などを用いた薄形の表示
装置に主流が移りつつあり、パーソナルコンピュータ、
ワードプロセッサ等の多くの機器で薄形の表示装置か用
いられるようになっている。

特に、２個表示タイプのもの（ＬＣＤ、ＥＬ発光素子を
用いたもの）は、表示画素が８４０　Ｘ４８０画素とい
った大型のものが開発されており、キャプテンシステム
のランク３画面（４９８Ｘ４０ｇ画素）を表示するのに
十分な画素である。

しかしながら、キャプテンシステムは、コード面とフォ
ト面の複数画面を重ねて表示するようになっているため
に、２個表示タイプで表示するためには、各々のデータ
を識別させるためのふちどり機能が必要である。

ここでふちどり機能とは、コード面のドツトパターンの
周辺の１ドツトをブランキング状態にしてフォト面のド
ツトパターンデータと識別させる機能を言う。

この機能を実現するには、コート面のドツトパターンデ
ータ（ＤＰデータ）の他１こ、フラッンングデータ（Ｄ
Ａデータ）か必要であり、しかも、現ラインデータの他
に、前ラインデータ、後ラインデータとして必要となり
、合計３ライン分か必要である。

３ライン分のデータを得るには、使用データを２Ｈ（Ｈ
：１水平期間）遅延させるシフトレジスタを利用するこ
とが考えられるが、／Ｘ−ドウエア量が多くなる。従っ
て、対象となるデータに対して、ライン方向の読出しア
ドレス（Ｙアドレス）をＨ周期で２回ラッチして、３ラ
イン分のアドレスを作り、３ライン分のデータを画像メ
モリから時分割で読み出す方向が現実的である。

ところで、高密度画面は、通常のＮＴＳＣ方式に比べて
倍の速度でスキャンするモニタで表示されるように規格
されている。従って、インターレース表示を行えば、通
常のテレビジョン受像機でも表示可能であるという利点
をもつ。

第７図（ａ）、（ｂ）、（Ｃ）はこのときのＹアドレス
の様子を示している。つまり偶数フィールドと奇数フィ
ールドとて、画像メモリからブタを読み出すＹアドレス
をインターレースの関係とすれば、同図（Ｃ）のように
通常のテレビジョン受像機のインターレース走査と同じ
になる。

即ち、Ｙアドレスが連続ではなく、１個おきになるよう
に制御される。この結果、２個表示タイプを考慮した場
合、現ラインを含み前後３ライン分のデータを読み出す
という、上記した方法は適用できなくなる。よって、イ
ンターレース高密度表示を２値表示する場合には、上記
したふちどり機能が実現できない。

（発明が解決しようとする課題） キャプテンシステムのランク３画面をインターレース高
密度表示用に処理することは、ランク３画面が専用のモ
ニタを用いなくても、家庭用のテレビで見れるという利
点がある。

しかしながら、表示用Ｙアドレスは、各フィールド単位
で、第７図に示したように１ラインおきに変化しくイン
ターレース）する。よって、現ラインを含み前後３ライ
ン分のデータを画像メモリから読出すことができない。

つまり、このことは、２個表示タイプの表示装置にキャ
プテンシステムの表示画面を表示するためのふちどり機
能が実現されないことを意味する。

そこでこの発明は、インターレースで高密度表示を行っ
た場合でも、現ラインを含み前後３ライン分のＹアドレ
スを出力することかできるアドレス制御回路を提供する
ことを目的とする。

［発明の構成］ （課題を解決するための手段） この発明は、表示画面のライン方向のアドレスを発生す
る第１のアドレス発生手段と、上記第１のアドレス発生
手段へ入力する第１のクロックと同一のクロックで上記
第１のアドレス発生手段からの出力を順次ラッチする第
１のシフトレジスタ手段と、上記第１のアドレス発生手
段及び第１のシフトレジスタ手段からの各出力を上記第
１のクロックの２倍の周期の第２のクロックてラッチす
る第１のラッチ手段と、上記第１のアドレス発生手段か
らのアドレスを変換して第２のアドレスを発生する第２
のアドレス発生手段と、上記第２のアドレス発生手段か
らの出力を上記第１のクロックで順次ラッチする第２の
シフトレジスタ手段と、上記第２のアドレス発生手段及
び第２のシフトレジスタ手段からの各出力を上記第２の
クロックでラッチする第２のラッチ手段とを備えるもの
である。

（作　用） 上記の手段によりラッチ手段の各出力は、変化周期が２
倍になるが、各出力は３ライン分の連続アドレスを同時
出力することになる。

（実施例） 以下、この発明の実施例を図面を参照して説明する。

第１図はこの発明の一実施例であり、第２図および第３
図は第１図の回路の動作を説明するために示したタイミ
ングチャートである。

まずこの発明の理解を容易にするために、第４図におい
てこの発明の前提となるアドレス制御回路を説明し、次
に第５図および第６図において、インターレース走査を
考慮した制御回路について説明する。

第４図において、２１はＹアドレスカウンタであり、垂
直周期のクリア信号ＹＡＤＣＬによりクリアされ、３１
．．５ＫＨｚのクロック（２ＨＤ）をカウントする。こ
れにより、Ｙアドレスカウンタ２１は、通常のＮＴＳＣ
方式の水平周波数の２倍の周波数で変化するＹ方向（垂
直方向）アドレスを発生することができる。

Ｙアドレスカウンタ２１の出力は、フリップフロップ回
路（Ｆ／Ｆと記す）２２と、奉行変換器２４に入力され
る。フリップフロップ回路２２は、クロック２ＨＤのタ
イミングでデータをラッチし、その出力をフリップフロ
ップ回路２３に与える。

このフリップフロップ回路２３も先のクロック２ＨＤの
タイミングでデータをラッチする。

フリップフロップ回路２３．２２およびＹアドレスカウ
ンタ２１の出力は、スイッチ２７．２８．２９の各一方
の入力端子に供給される。

一方、奉行変換器２４は、Ｙアドレスを１／１２にして
、フラッシングデータ用のアドレスを作成している。こ
の奉行変換器２４の出力は、フリップフロップ回路２５
に入力され、クロック２ＨＤのタイミングでラッチされ
る。このフリップフロップ回路２５の出力は、フリップ
フロップ回路２６に供給され、クロック２ＨＤのタイミ
ングでラッチされる。ここで、フリップフロップ回路２
６．２５、奉行変換器２４の各出力は、スイッチ２７．
２８．２９の各他方の入力端子に供給される。

スイッチ２７．２８．２９は、切換えタイミング信号Ｄ
Ｐ／ＤＡにより制御され、ドツトパターンデータのアド
レスと、フラッシングデータのアドレスとを切換え出力
する。

これらの出力は、アドレススイッチ回路（図示せず）に
入力され、３つのうち最適なアドレスが選択される。

上記した第４図のアドレス制御回路は、ランク３画面を
通常のテレビジョンの倍のスキャン速度をもつモニタに
表示する場合のアドレス発生を行う回路である。そして
、前、現、後アドレスを同時化して出力し、ふちとり表
示を行う場合に、アドレススイッチ回路においていずれ
か最適のアドレスを選択できるようになっている。これ
により、表示装置が２倍表示タイプのものでも、フォト
面とコード面との識別をおこなわせることができる。

ところで、ランク３画面を家庭用のテレビジョン受像機
で表示できるならば、ランク３端末に対してわざわざ特
別なモニタを用意しなくてもよい利点がある。

このためには、ランク３画面をインターレースで表示す
ればよい。しかし、インターレース表示のために、画像
メモリのデータを読み出す場合、単にＹアドレスを１ラ
インおきに発生したのでは、ふちどり機能が得られない
。

ここでまず、１ラインおきのＹアドレスを発生する回路
を考えてみる。

第５図は１ラインおきのＹアドレスを発生ずる回路であ
り、第６図はそのタイミングチャートである。

第５図において、破線で囲むブロックＡは、アドレス発
生手段、ブロックＢは、シフトレジスタ手段、ブロック
Ｃはラッチ手段である。

Ｙアドレスカウンタ３１は、垂直周期のクリア信号ＹＡ
ＤＣＬでクリアされ、クロック２ＨＤ（３１，５ＫＨｚ
　）をカウントする。このＹアドレスカウンタ３コの出
力は、フリップフロップ回路３２に入力されるとともに
奉行変換器３３に入力される。フリップフロップ回路３
２は、１水平周期（１５，７５Ｈｚ）のクロックＨＤで
データをラッチする。また奉行変換器３３の出力も、１
水平周期（１５，７５Ｈ２）でデータをラッチするフリ
ップフロップ回路３４に入力される。

フリップフロップ回路３２と３４の出力は、スイッチ３
５の一方と他方の入力端子に供給される。スイッチ３５
は、切換えタイミング信号ＤＰ／ＤＡによりいずれか一
方のアドレスを選択して導出する。

上記の回路のタイミングチャートは、第６図に示すよう
になり、フリップフロップ回路３２から出力されるデー
タＤ２は、Ｙアドレスカウンタ３１から出力されるデー
タＤ１を１つおきに間弓いたものとなる。

上記のようにインターレース表示の場合、ライン方向の
Ｙアドレスは、○、２．４．６、・・・又は、１．３．
５、・・のように１つおきに進行するため、このアドレ
スをそのまま使用したのでは、連続した前後３ラインの
ためのアドレスは得られず、ふちどり機能を実現するこ
とができない。

そこで、この発明では、インターレース高密度表示の場
合も、ノンインターレース高密度表示の場合も、３ライ
ンアドレスの発生が可能な回路を提供するものである。

第１図はその回路例であり、第２図および第３図はタイ
ミングチャートである。

第１図において、Ｙアドレスカウンタ５］は、垂直周期
のクリア信号ＹＡＤＣＬによりクリアされ、３１．５Ｋ
Ｈｚのクロック２ＨＤをカウントする。

Ｙアドレスカウンタの出力は、フリップフロップ回路５
２、フリップフロップ回路５４及び奉行変換器５７に供
給される。

フリップフロップ回路５２の出力は、フリップフロップ
回路５３と５５に供給される。さらにフリップフロップ
回路５３の出力はフリップフロップ回路５６に供給され
る。

ここで、フリップフロップ回路５２．５３はクロック２
ＨＤのタイミングでデータをラッチし、フリップフロッ
プ回路５４．５５．５６はクロックＨＤ　（１５，７５
Ｈｚ）のタイミングでデ〜りをラッチする。

フリップフロップ回路５６．５５．５４の出力は、スイ
ッチ６Ｂ、６４．６５の一方の入力端子に供給される。

一方、奉行変換器５７の出力は、フリップフロップ回路
５８．６０に入力される。フリップフロップ回路５８の
出力は、フリップフロップ回路５９と６１に入力される
。そしてフリップフロップ回路５９の出力はフリップフ
ロップ回路６２に入力される。ここでフリップフロップ
回路５８．５９はクロック２ＨＤのタイミングでデータ
をラッチし、フリップフロップ回路６０．６１．６２は
、クロックＨＤのタイミングでデータをラッチする。そ
して、フリップフロップ回路６２．６１．６０の出力は
、スイッチ６３．６４．６５の各他方の入力端子に供給
される。

第２図は、ランク３画像のデータを格納している画像メ
モリのアドレスを、インターレース表示のためにアクセ
スするアドレス発生タイミングチャートを示している。

同図に示すように、クロック２ＨＤは、ＨＤの２倍の周
波数であり、Ｙアドレスカウンタ５１からは、同図のＡ
に示すようなデータ（アドレス値）か得られる。これを
第１の２段直列フリップフロップ回路５２．５３群は、
クロック２ＨＤで順次ラッチするので、第２図のＢ、Ｃ
に示すようなアドレス列が各フリップフロップ回路５２
．５３から得られる。

このアドレスに対して、フリップフロップ回路５４．５
５．５６は、クロックＨＤでデータをうツチするので、
第２図のり、Ｅ、Ｆに示すようなアドレス列か各フリッ
プフロップ回路５４．５５．５６から出力される。この
アドレスをみると、周期はＨＤであるが、３つの連続し
たアドレスが同時化されている。

この結果、例えばスイッチ６４の出力アドレスを、現ア
ドレスとして使用すると、その前後のアドレスもスイッ
チ６３．６５がら同時に得られていることになる。現ア
ドレスは、インターレース走査のためのＹアドレスを指
定するが、ふちどりを行うための前後のラインのアドレ
スも同時に出力されているために、アドレススイッチ回
路では、任意のＹアドレスを選択してふちどり効果を得
ることができる。フラッシングデータのためのＹアドレ
スも同様に発生される。

第２図のタイミングチャートは、インターレース高密度
表示を得る場合の例である。

しかし、このシステムは、ノンインターレース高密度表
示を得る場合も適用できる。この場合は、モード切換え
により、さきにクロックＨＤが供給されたラインにクロ
ック２ＨＤか供給される。

このように動作させた場合、各部のデータ及びクロック
の関係は、第３図に示すようになる。

［発明の効果コ 以上説明したようにこの発明によれば、インターレース
高密度表示（ＮＴＳＣ規格）の場合も、ノンインターレ
ース高密度表示（倍スキャン）の場合もキャプテン３ラ
ンク画面を表示できる。［７かも、２値表示タイプの表
示装置を使用しても、フォト面とコード面とを識別させ
るふちとり機能を実現するための３ラインアドレス指定
も可能である。

【図面の簡単な説明】

第１図はこの発明の一実施例を示す回路図、第２図及び
第３図は第１図の回路の動作を説明するために示したタ
イミングチャート、第４図及び第５図はこの発明の前提
となる回路の例を示す図、第６図は第５図の回路の動作
を説明するために示したタイミングチャート、第７図は
インターレースと、ノンインターレスを説明するために
示した説明図である。 〕・・・Ｙアドレスカウンタ、 ５２〜５６、 〜６２・・フリップフロップ回路、 ５７・・・単行変換 器、 ６３〜６ ５・・・スイッチ。

Claims (2)

【特許請求の範囲】
1. （１）表示画面のライン方向のアドレスを発生する第１
   のアドレス発生手段と、 上記第１のアドレス発生手段へ入力する第１のクロック
   と同一のクロックで上記第１のアドレス発生手段からの
   出力を順次ラッチする第１のシフトレジスタ手段と、 上記第１のアドレス発生手段及び第１のシフトレジスタ
   手段からの各出力を上記第１のクロックの２倍の周期の
   第２のクロックでラッチする第１のラッチ手段と、 上記第１のアドレス発生手段からのアドレスを変換して
   第２のアドレスを発生する第２のアドレス発生手段と、 上記第２のアドレス発生手段からの出力を上記第１のク
   ロックで順次ラッチする第２のシフトレジスタ手段と、 上記第２のアドレス発生手段及び第２のシフトレジスタ
   手段からの各出力を上記第２のクロックでラッチする第
   ２のラッチ手段と、 を具備したことを特徴とするアドレス制御回路。
2. （２）前記第１及び第２のシフトレジスタ手段は、上記
   第２のクロックに変えて上記第１のクロックと同じ周期
   のクロックがモード切換えに応じて入力されることを特
   徴とする請求項第１項記載のアドレス制御回路。