JPH04120590A - 液晶駆動装置 - Google Patents
液晶駆動装置Info
- Publication number
- JPH04120590A JPH04120590A JP24013090A JP24013090A JPH04120590A JP H04120590 A JPH04120590 A JP H04120590A JP 24013090 A JP24013090 A JP 24013090A JP 24013090 A JP24013090 A JP 24013090A JP H04120590 A JPH04120590 A JP H04120590A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- data
- video data
- liquid crystal
- drive
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Liquid Crystal (AREA)
- Liquid Crystal Display Device Control (AREA)
- Transforming Electric Information Into Light Information (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
本発明は、たとえば液晶テレビジョン受像機等に用いら
れる液晶表示パネルを駆動する液晶駆動装置に関する。
れる液晶表示パネルを駆動する液晶駆動装置に関する。
［従来の技術］
液晶表示パネルを駆動する際、駆動のフレーム周波数を
上げるとコントラストが向上することが知られている。
上げるとコントラストが向上することが知られている。
第４図は、従来の液晶駆動において、表示のコントラス
トを良好にするために駆動のフレーム周波数を高めた液
晶駆動装置を示し、第５図は第４図の液晶駆動装置の動
作状態を示すタイミングチャートである。
トを良好にするために駆動のフレーム周波数を高めた液
晶駆動装置を示し、第５図は第４図の液晶駆動装置の動
作状態を示すタイミングチャートである。
まず、受信回路１では受信されたテレビ信号から映像信
号Ｓｖ、水平同期信号φＨ１垂直同期信号φＶが取り出
され、映像信号ＳｖはＡ／Ｄ変換器３へ、水平同期信号
φＨと垂直同期信号φ■は制御回路２へそれぞれ送られ
る。制御回路２は入力された水平同期信号φＨと垂直同
期信号φＶからスタート信号ＳＴ、クロック信号φＳ、
ラッチ信号φｎ１反転信号φＦ１切換え信号ＳＥＬ、ア
ドレス指定信号ＡＤＩ、ＡＤ２、読み出し書き込み信号
Ｒ／Ｗなど各種タイミング信号を発生し、シフトレジス
タ５，８，９、駆動回路６，１０゜１１、切換え回路４
、メモリＡ、Ｂ等に出力する他、複数の種類の液晶駆動
電圧ＶＬＣ９発生し駆動回路６，１０，１．１に出力す
る。
号Ｓｖ、水平同期信号φＨ１垂直同期信号φＶが取り出
され、映像信号ＳｖはＡ／Ｄ変換器３へ、水平同期信号
φＨと垂直同期信号φ■は制御回路２へそれぞれ送られ
る。制御回路２は入力された水平同期信号φＨと垂直同
期信号φＶからスタート信号ＳＴ、クロック信号φＳ、
ラッチ信号φｎ１反転信号φＦ１切換え信号ＳＥＬ、ア
ドレス指定信号ＡＤＩ、ＡＤ２、読み出し書き込み信号
Ｒ／Ｗなど各種タイミング信号を発生し、シフトレジス
タ５，８，９、駆動回路６，１０゜１１、切換え回路４
、メモリＡ、Ｂ等に出力する他、複数の種類の液晶駆動
電圧ＶＬＣ９発生し駆動回路６，１０，１．１に出力す
る。
一方、Ａ／Ｄ変換器３は入力された映像信号Ｓｖをにビ
ットのディジタル映像データＥに変換するとともに、メ
モリＡ、Ｂに出力し、メモリＡＢは、前記制御回路２か
らのアドレス指定信号ＡＤ１．．ＡＤ２および読み出し
書き込み信号Ｒ／Ｗにより映像データＥの偶数フィール
ド（ｎｎ＋２．ｎ＋４．・・・・・・）を・メモリＡが
、奇数フィールド（ｎ＋１、ｎ＋３．・・・・・・）を
メモリＢが読み込む。
ットのディジタル映像データＥに変換するとともに、メ
モリＡ、Ｂに出力し、メモリＡＢは、前記制御回路２か
らのアドレス指定信号ＡＤ１．．ＡＤ２および読み出し
書き込み信号Ｒ／Ｗにより映像データＥの偶数フィール
ド（ｎｎ＋２．ｎ＋４．・・・・・・）を・メモリＡが
、奇数フィールド（ｎ＋１、ｎ＋３．・・・・・・）を
メモリＢが読み込む。
つぎに、メモリＡに読み込まれたｎフィールドの映像デ
ータはｎ＋１フィールドで、書き込み時の速度の２倍、
すなわち通常の映像データの２倍の速さで２度にわたっ
て読み出されて、出力信号ＥＡとして切換え回路４に出
力され、同様に、メモリＢに読み込まれたｎ＋１フィー
ルドの映像データはｎ＋２フィールドで、書き込み時の
速度の２倍、すなわち通常の映像データの２倍の速さで
２度にわたって読み出されて、圧力信号ＥＢとして切換
え回路４に出力される。切換え回路４に人力された出力
信号ＥＡ、ＥＢは、制御回路２からの切換え信号ＳＥＬ
で１フイ一ルド時間毎に切換えられ、データＤＡＢとな
りシフトレジスタ５に出力されて制御回路２のクロック
信号φＳに同期してシフトレジスタ５に蓄えられる。こ
のシフトレジスタ５に蓄えられたデータＤＡＢは、セグ
メント駆動回路６において制御回路２からのラッチ信号
φｎによって１／２Ｈ（水平走査期間）毎にラッチされ
るとともに、反転信号φＦによって交流駆動を行なうよ
うに極性反転する液晶駆動電圧ＶＬＣにレベルシフトさ
れ液晶表示パネル７のセグメント電極を駆動する。
ータはｎ＋１フィールドで、書き込み時の速度の２倍、
すなわち通常の映像データの２倍の速さで２度にわたっ
て読み出されて、出力信号ＥＡとして切換え回路４に出
力され、同様に、メモリＢに読み込まれたｎ＋１フィー
ルドの映像データはｎ＋２フィールドで、書き込み時の
速度の２倍、すなわち通常の映像データの２倍の速さで
２度にわたって読み出されて、圧力信号ＥＢとして切換
え回路４に出力される。切換え回路４に人力された出力
信号ＥＡ、ＥＢは、制御回路２からの切換え信号ＳＥＬ
で１フイ一ルド時間毎に切換えられ、データＤＡＢとな
りシフトレジスタ５に出力されて制御回路２のクロック
信号φＳに同期してシフトレジスタ５に蓄えられる。こ
のシフトレジスタ５に蓄えられたデータＤＡＢは、セグ
メント駆動回路６において制御回路２からのラッチ信号
φｎによって１／２Ｈ（水平走査期間）毎にラッチされ
るとともに、反転信号φＦによって交流駆動を行なうよ
うに極性反転する液晶駆動電圧ＶＬＣにレベルシフトさ
れ液晶表示パネル７のセグメント電極を駆動する。
さらに、液晶表示パネル７のコモン側は、第５図に示す
ように制御回路２からの１Ｈ（水平走査期間）のスター
ト信号ＳＴがシフトレジスタ８゜９に入力されクロック
信号φｎによって１／２Ｈ（水平走査期間）毎に順次シ
フトレジスタ内をシフトされるので、シフトレジスタ８
，９からの各圧力信号Ｘ’ １〜 Ｘ’ Ｌ２０ 、
Ｘ’ １２１〜Ｘ’２４０はそれぞれ２本ずつコモン電
極を駆動するように対応し、たコモン電極駆動回路１０
．１．１ニ加えられる。このコモン電極駆動回路］０゜
１１は各出力信号Ｘ’ １〜Ｘ’ １２０．Ｘ’ １
２１−Ｘ’ ２４０に対応して、反転信号φＦによって
交流駆動を行なうように極性反転する液晶駆動電圧ＶＬ
Ｃにレベルシフトされ液晶表示パネル７のコモン電極に
印加されコモン電極は２本ずつ駆動される。
ように制御回路２からの１Ｈ（水平走査期間）のスター
ト信号ＳＴがシフトレジスタ８゜９に入力されクロック
信号φｎによって１／２Ｈ（水平走査期間）毎に順次シ
フトレジスタ内をシフトされるので、シフトレジスタ８
，９からの各圧力信号Ｘ’ １〜 Ｘ’ Ｌ２０ 、
Ｘ’ １２１〜Ｘ’２４０はそれぞれ２本ずつコモン電
極を駆動するように対応し、たコモン電極駆動回路１０
．１．１ニ加えられる。このコモン電極駆動回路］０゜
１１は各出力信号Ｘ’ １〜Ｘ’ １２０．Ｘ’ １
２１−Ｘ’ ２４０に対応して、反転信号φＦによって
交流駆動を行なうように極性反転する液晶駆動電圧ＶＬ
Ｃにレベルシフトされ液晶表示パネル７のコモン電極に
印加されコモン電極は２本ずつ駆動される。
［発明が解決しようとする課題〕
以上によって、液晶表示パネルのコモン電極の１回の選
択時間は１／２、選択周波数は２倍となりコントラスト
は向上する。しかしながら、この従来の液晶駆動装置で
は、シフトレジスタの転送速度を２倍にしなければなら
ない上、メモリ容量は２フイールド×にビット分が必要
となり、いずれもコストの上昇を招く要因となっていた
。
択時間は１／２、選択周波数は２倍となりコントラスト
は向上する。しかしながら、この従来の液晶駆動装置で
は、シフトレジスタの転送速度を２倍にしなければなら
ない上、メモリ容量は２フイールド×にビット分が必要
となり、いずれもコストの上昇を招く要因となっていた
。
そこで、本発明は、上記の事情に鑑みてなされたもので
、使用するメモリをできるだけ少なくし得、且つセグメ
ント電極駆動回路へのデータ転送速度を速くすることな
く液晶駆動のフレーム周波数を高くし得る液晶駆動装置
を提供することを目的とする。
、使用するメモリをできるだけ少なくし得、且つセグメ
ント電極駆動回路へのデータ転送速度を速くすることな
く液晶駆動のフレーム周波数を高くし得る液晶駆動装置
を提供することを目的とする。
〔課題を解決するための手段および作用〕本発明は上記
課題を解決するために、映像ブタを複数に分割して順次
時間をずらして出力するデータ出力手段と、このデータ
出力手段からの映像データを少なくとも１Ｈ期間中に時
分割でセグメント駆動手段に供給する供給手段と、上記
供給手段から供給される映像データの時分割に対応して
前記少なくとも１Ｈ中に複数本のコモンを選択するコモ
ン駆動手段とを具備することを特徴とするもので、たと
えば、記憶データ出力手段は映像データのうち上位３ビ
ツトの映像データを記憶しこの上位３ビツトの映像デー
タを１／４フイールドごとに各１ビツトの映像データと
して１／４フイールドづつ遅延させて出力する。映像デ
ータ供給手段は、記憶データ出力手段からの記憶データ
と記憶手段を介さない映像データとを１Ｈ期間に合成し
てセグメント電極駆動手段に出力する。この映像データ
供給手段から出力された映像データに応してセグメント
電極は駆動される。また、コモン電極駆動手段は映像デ
ータ供給手段から出力される各映像データにそれぞれ対
応したコモン電極を１Ｈ期間中に複数本づつ駆動する。
課題を解決するために、映像ブタを複数に分割して順次
時間をずらして出力するデータ出力手段と、このデータ
出力手段からの映像データを少なくとも１Ｈ期間中に時
分割でセグメント駆動手段に供給する供給手段と、上記
供給手段から供給される映像データの時分割に対応して
前記少なくとも１Ｈ中に複数本のコモンを選択するコモ
ン駆動手段とを具備することを特徴とするもので、たと
えば、記憶データ出力手段は映像データのうち上位３ビ
ツトの映像データを記憶しこの上位３ビツトの映像デー
タを１／４フイールドごとに各１ビツトの映像データと
して１／４フイールドづつ遅延させて出力する。映像デ
ータ供給手段は、記憶データ出力手段からの記憶データ
と記憶手段を介さない映像データとを１Ｈ期間に合成し
てセグメント電極駆動手段に出力する。この映像データ
供給手段から出力された映像データに応してセグメント
電極は駆動される。また、コモン電極駆動手段は映像デ
ータ供給手段から出力される各映像データにそれぞれ対
応したコモン電極を１Ｈ期間中に複数本づつ駆動する。
〔実施例］
以下図面を参照して本発明の実施例を詳細に説明する。
第１図は、本発明の実施例の液晶駆動装置を示し、第２
図は第１図の液晶駆動装置の動作状態とデータ内容を示
すタイミングチャートである。
図は第１図の液晶駆動装置の動作状態とデータ内容を示
すタイミングチャートである。
ます、受信回路１ては受信されたテレビ信号から映像信
号Ｓｖ、水平同期信号φＨ１垂直同期信号φＶが取り出
され、映像信号ＳｖはＡ／Ｄ変換器３へ、水平同期信号
φＨと垂直同期信号φＶは制御回路１２へそれぞれ送ら
れる。制御回路１２は入力された水平同期信号φＨと垂
直同期信号φＶからスタート信号ＳＴｏ、クロック信号
ψｓ１ラッチ信号φｎ１反転信号φＦ、出力禁止信号Ｉ
ＮＨＩ、ＩＮＨ２１ＮＨ３１ＮＨ４、アドレス指定信号
ＡＤＩ、ＡＤ２．ＡＤ３、読み出し書き込み信号Ｒ／Ｗ
ｌ、Ｒ／Ｗ２．Ｒ／Ｗ３など各種タイミング信号を発生
し、シフトレジスタ１５．１８、駆動回路ｉ６，２０，
２１，２２゜２３、メモリＭｌ、Ｍ２．Ｍ３、出力制御
回路２４．２５，２６．２７等に出力する他、複数の種
類の液晶駆動電圧ＶＬＣを発生し駆動回路１６２０．２
１．２２．２３に出力する。
号Ｓｖ、水平同期信号φＨ１垂直同期信号φＶが取り出
され、映像信号ＳｖはＡ／Ｄ変換器３へ、水平同期信号
φＨと垂直同期信号φＶは制御回路１２へそれぞれ送ら
れる。制御回路１２は入力された水平同期信号φＨと垂
直同期信号φＶからスタート信号ＳＴｏ、クロック信号
ψｓ１ラッチ信号φｎ１反転信号φＦ、出力禁止信号Ｉ
ＮＨＩ、ＩＮＨ２１ＮＨ３１ＮＨ４、アドレス指定信号
ＡＤＩ、ＡＤ２．ＡＤ３、読み出し書き込み信号Ｒ／Ｗ
ｌ、Ｒ／Ｗ２．Ｒ／Ｗ３など各種タイミング信号を発生
し、シフトレジスタ１５．１８、駆動回路ｉ６，２０，
２１，２２゜２３、メモリＭｌ、Ｍ２．Ｍ３、出力制御
回路２４．２５，２６．２７等に出力する他、複数の種
類の液晶駆動電圧ＶＬＣを発生し駆動回路１６２０．２
１．２２．２３に出力する。
一方、Ａ／Ｄ変換器３は入力された映像信号Ｓｖをにビ
ット例えば４ビツト（Ｄ ＋〜Ｄ４）の映像データＥに
変換するとともに、各メモリＭｌ。
ット例えば４ビツト（Ｄ ＋〜Ｄ４）の映像データＥに
変換するとともに、各メモリＭｌ。
Ｍ２．Ｍ３に出力し、各メモリＭｌ、Ｍ２．Ｍ３は、制
御回路１２からのそれぞれ対応したアドレス指定信号Ａ
Ｄ１．ＡＤ２．ＡＤ３および読み出し書き込み信号Ｒ／
Ｗｌ、Ｒ／Ｗ２．Ｒ／Ｗ３に従って映像データＥの上位
３ビツトのデータをそれぞれ対応して読み込む。即ち、
メモリＭ１は１／４フイールド×１ビツト容量のメモリ
、メモリＭ２は１／２フイールド×１ビツト容量のメモ
リ、メモリＭ３は３／４フイールド×１ビツト容量のメ
モリであり、メモリＭ１には１／４フイ一ルド×１ビツ
ト分のデータが読み込まれ、メモリＭ２には１／２フイ
一ルド×１ビツト分のデータが読み込まれ、メモリＭ３
には３／４フイ一ルド×１ビツト分のデータが読み込ま
れる。
御回路１２からのそれぞれ対応したアドレス指定信号Ａ
Ｄ１．ＡＤ２．ＡＤ３および読み出し書き込み信号Ｒ／
Ｗｌ、Ｒ／Ｗ２．Ｒ／Ｗ３に従って映像データＥの上位
３ビツトのデータをそれぞれ対応して読み込む。即ち、
メモリＭ１は１／４フイールド×１ビツト容量のメモリ
、メモリＭ２は１／２フイールド×１ビツト容量のメモ
リ、メモリＭ３は３／４フイールド×１ビツト容量のメ
モリであり、メモリＭ１には１／４フイ一ルド×１ビツ
ト分のデータが読み込まれ、メモリＭ２には１／２フイ
一ルド×１ビツト分のデータが読み込まれ、メモリＭ３
には３／４フイ一ルド×１ビツト分のデータが読み込ま
れる。
つぎに、メモリＭ１に読み込まれた１／４フイ一ルド×
１ビツト分のデータは１／４フイールド後に、制御回路
１２からのアドレス指定信号ＡＤＩおよび読み出し書き
込み信号Ｒ／Ｗｌに従って、読み出されて、１ビツト（
Ｄ４）のデータＤｂとしてシフトレジスタ１５に出力さ
れ、メモリＭ２に読み込まれた１／２フイ一ルド×１ビ
ツト分のデータは１／２フイールド後に、制御回路１２
からのアドレス指定信号ＡＤ２および読み出し書き込み
信号Ｒ／Ｗ２に従って、読み出されて、１ビツト（Ｄ３
）のデータＤｃとしてシフトレジスタ１５に出力され、
メモリＭ３に読み込まれた３／４フイ一ルド×１ビツト
分のデータは３／４フイールド後に、制御回路１２から
のアドレス指定信号ＡＤ３および読み出し書き込み信号
Ｒ／Ｗ３に従って、読み出されて、１ビツト（Ｄ２）の
データＤｄとしてシフトレジスタ１５に出力される。シ
フトレジスタ１５に入力されたＡ／Ｄ変換器３からメモ
リを介さない最下位ビット（Ｄｌ）の映像データＤａと
メモリＭ１〜Ｍ３からの上位３ビツト（Ｄ４〜Ｄ２）の
データＤｂ−Ｄｄは、制御回路１２のクロック信号φＳ
に同期して４ビツトのシフトレジスタ１５に蓄えられる
。このシフトレジスタ１５に蓄えられたデータＤ ａ
−Ｄ ｄは、次の水平走査期間Ｈで同時にセグメント駆
動回路１６に出力される。そしてこのデータＤａ〜Ｄｄ
は、セグメント駆動回路１６において制御回路１２から
のラッチ信号φｎによって１Ｈ（水平走査期間）毎にラ
ッチされるとともに、反転信号φＦによって交流駆動を
行なうように極性反転する液晶駆動電圧ＶＬＣにレベル
シフトされ液晶表示パネル７のセグメント電極が駆動さ
れる。
１ビツト分のデータは１／４フイールド後に、制御回路
１２からのアドレス指定信号ＡＤＩおよび読み出し書き
込み信号Ｒ／Ｗｌに従って、読み出されて、１ビツト（
Ｄ４）のデータＤｂとしてシフトレジスタ１５に出力さ
れ、メモリＭ２に読み込まれた１／２フイ一ルド×１ビ
ツト分のデータは１／２フイールド後に、制御回路１２
からのアドレス指定信号ＡＤ２および読み出し書き込み
信号Ｒ／Ｗ２に従って、読み出されて、１ビツト（Ｄ３
）のデータＤｃとしてシフトレジスタ１５に出力され、
メモリＭ３に読み込まれた３／４フイ一ルド×１ビツト
分のデータは３／４フイールド後に、制御回路１２から
のアドレス指定信号ＡＤ３および読み出し書き込み信号
Ｒ／Ｗ３に従って、読み出されて、１ビツト（Ｄ２）の
データＤｄとしてシフトレジスタ１５に出力される。シ
フトレジスタ１５に入力されたＡ／Ｄ変換器３からメモ
リを介さない最下位ビット（Ｄｌ）の映像データＤａと
メモリＭ１〜Ｍ３からの上位３ビツト（Ｄ４〜Ｄ２）の
データＤｂ−Ｄｄは、制御回路１２のクロック信号φＳ
に同期して４ビツトのシフトレジスタ１５に蓄えられる
。このシフトレジスタ１５に蓄えられたデータＤ ａ
−Ｄ ｄは、次の水平走査期間Ｈで同時にセグメント駆
動回路１６に出力される。そしてこのデータＤａ〜Ｄｄ
は、セグメント駆動回路１６において制御回路１２から
のラッチ信号φｎによって１Ｈ（水平走査期間）毎にラ
ッチされるとともに、反転信号φＦによって交流駆動を
行なうように極性反転する液晶駆動電圧ＶＬＣにレベル
シフトされ液晶表示パネル７のセグメント電極が駆動さ
れる。
このセグメント駆動回路１６は、入力された４ビツトの
映像データに従って１．２．４．８の各々重み付けされ
た階調の組合わせで１６階調（０，１，２・・・・・・
１５）でセグメント電極を駆動するが、４ビツトの映像
データからの各階調］、２．４．８の１Ｈにおける駆動
タイミングは第３図に示すように予め設定されているた
め、４本のコモン電極の選択タイミングと対応させるこ
とで４ビ・ノドの映像データの各ビットごとにそれぞれ
の画素（セグメント電極とコモン電極の交点）に映像デ
ータを表示できる。
映像データに従って１．２．４．８の各々重み付けされ
た階調の組合わせで１６階調（０，１，２・・・・・・
１５）でセグメント電極を駆動するが、４ビツトの映像
データからの各階調］、２．４．８の１Ｈにおける駆動
タイミングは第３図に示すように予め設定されているた
め、４本のコモン電極の選択タイミングと対応させるこ
とで４ビ・ノドの映像データの各ビットごとにそれぞれ
の画素（セグメント電極とコモン電極の交点）に映像デ
ータを表示できる。
すなわち、液晶表示パネル７のコモン側は、第２図に示
すように制御回路１２から各部・ントの映像データにそ
れぞれ対応した１Ｈ（水平走査期間）のスタート信号Ｓ
Ｔ、がシフトレジスタ１８に入力されクロック信号φｎ
によって１Ｈ（水平走査期間）毎に順次シフトレジスタ
内をシフトされる。
すように制御回路１２から各部・ントの映像データにそ
れぞれ対応した１Ｈ（水平走査期間）のスタート信号Ｓ
Ｔ、がシフトレジスタ１８に入力されクロック信号φｎ
によって１Ｈ（水平走査期間）毎に順次シフトレジスタ
内をシフトされる。
そのためシフトレジスタ１８からの各出力信号は、コモ
ン電極駆動回路２０，２１，２２．２３がコモン電極を
それぞれ駆動するように、常時、出力制御回路２４，２
５，２６．２７に出力されるが出力制御回路２４，２５
．２６．２７は、ノ１イレベルのときには選択が禁止さ
れる出力禁止信号ＩＮＨＩ、ＩＮＨ２，ｌＮＨ３，ｌＮ
Ｈ４に従つてシフト１／ンスタ１８力）らの■力ｆ言号
Ｘ’ ｌ〜Ｘ’ ８１）、 Ｘ’ ［ｉｌ〜Ｘ’ １２
０ 、 Ｘ’ １２１〜Ｘ １．８０Ｘ’１８１〜Ｘ
’２４０をそれぞれ対応したコモン電極駆動回路２０，
２１，２２．２３に加える。このコモン電極駆動回路’
＞０． ２１，２２．２３は各出力信号Ｘ”１〜Ｘ’
６０． Ｘ’ ６１〜Ｘ１２０Ｘ’ １２１−Ｘ’ １
８０ 、 Ｘ”１８１〜Ｘ’２４０に対応して、反転信
号φＦによって交流駆動を行なうように極性反転する液
晶駆動電圧ＶＬＣにレベルシフトされ液晶表示パネル７
のコモン電極に印加され、コモン電極を駆動する。
ン電極駆動回路２０，２１，２２．２３がコモン電極を
それぞれ駆動するように、常時、出力制御回路２４，２
５，２６．２７に出力されるが出力制御回路２４，２５
．２６．２７は、ノ１イレベルのときには選択が禁止さ
れる出力禁止信号ＩＮＨＩ、ＩＮＨ２，ｌＮＨ３，ｌＮ
Ｈ４に従つてシフト１／ンスタ１８力）らの■力ｆ言号
Ｘ’ ｌ〜Ｘ’ ８１）、 Ｘ’ ［ｉｌ〜Ｘ’ １２
０ 、 Ｘ’ １２１〜Ｘ １．８０Ｘ’１８１〜Ｘ
’２４０をそれぞれ対応したコモン電極駆動回路２０，
２１，２２．２３に加える。このコモン電極駆動回路’
＞０． ２１，２２．２３は各出力信号Ｘ”１〜Ｘ’
６０． Ｘ’ ６１〜Ｘ１２０Ｘ’ １２１−Ｘ’ １
８０ 、 Ｘ”１８１〜Ｘ’２４０に対応して、反転信
号φＦによって交流駆動を行なうように極性反転する液
晶駆動電圧ＶＬＣにレベルシフトされ液晶表示パネル７
のコモン電極に印加され、コモン電極を駆動する。
以上のように、液晶表示パネル７のセグメンＩ・電極で
、（１Ｈ，６１Ｈ，１２１Ｈ，１８１Ｈ）（２Ｈ，６２
Ｈ，１２２Ｈ，１８２Ｈ）、（３Ｈ６３Ｈ，１２３Ｈ，
１８３Ｈ）、（４Ｈ，６４Ｂ。
、（１Ｈ，６１Ｈ，１２１Ｈ，１８１Ｈ）（２Ｈ，６２
Ｈ，１２２Ｈ，１８２Ｈ）、（３Ｈ６３Ｈ，１２３Ｈ，
１８３Ｈ）、（４Ｈ，６４Ｂ。
１２４Ｈ，１８４Ｈ）・・・・・・・・・・・・・・・
のデータか入るとき、コモン電極では（Ｘｉ 、 Ｘ６
１． Ｘ１２１Ｘ１８１ ） 、 （Ｘ２ 、 Ｘ６
２． Ｘ１２２ 、 Ｘ１ｇ２ ）（Ｘ３ 、 Ｘ
８３． Ｘ１２３ 、 Ｘ１８３ ） 、 （Ｘ４
、 Ｘ６４゜Ｘ１２４ 、 Ｘ１８４ ）・・・・・・
・・・・・・・・と選択され、正しい駆動か行われる。
のデータか入るとき、コモン電極では（Ｘｉ 、 Ｘ６
１． Ｘ１２１Ｘ１８１ ） 、 （Ｘ２ 、 Ｘ６
２． Ｘ１２２ 、 Ｘ１ｇ２ ）（Ｘ３ 、 Ｘ
８３． Ｘ１２３ 、 Ｘ１８３ ） 、 （Ｘ４
、 Ｘ６４゜Ｘ１２４ 、 Ｘ１８４ ）・・・・・・
・・・・・・・・と選択され、正しい駆動か行われる。
［発明の効果］
以上述べたように本発明によれば、映像データを複数に
分割して順次時間をずらして出力するデータ出力手段と
、このデータ出力手段からの映像データを少なくとも１
Ｈ期間中に時分割で合成してセグメント駆動手段に供給
する供給手段と、上記供給手段から供給される映像デー
タの時分割に対応して前記少なくとも１Ｈ中に複数本の
コモンを選択するコモン駆動手段とを具備するものであ
るので、従来に比べて少ない容量のメモリを用いて、セ
グメント電極駆動回路のデータ転送速度を速くせず、且
つコモン電極駆動回路の転送速度を速くせずに液晶駆動
のフレーム周波数を４倍にした液晶駆動装置を提供でき
る。
分割して順次時間をずらして出力するデータ出力手段と
、このデータ出力手段からの映像データを少なくとも１
Ｈ期間中に時分割で合成してセグメント駆動手段に供給
する供給手段と、上記供給手段から供給される映像デー
タの時分割に対応して前記少なくとも１Ｈ中に複数本の
コモンを選択するコモン駆動手段とを具備するものであ
るので、従来に比べて少ない容量のメモリを用いて、セ
グメント電極駆動回路のデータ転送速度を速くせず、且
つコモン電極駆動回路の転送速度を速くせずに液晶駆動
のフレーム周波数を４倍にした液晶駆動装置を提供でき
る。
第１図〜第３図は本発明の一実施例を示すもので、第１
図は液晶駆動装置の回路構成を示すブロック図、第２図
は第１図の各部の波形及びデータの内容を示す説明図、
第３図はセグメント駆動回路の階調波形の例を示す図、
第４図は従来の液晶駆動装置の一例を示す構成説明図、
第５図は第４図の各部の波形及びデータの内容を示す説
明図である。 Ｍ１〜Ｍ３・・・メモリ、ｌ−・・受信回路、３・・・
Ａ／Ｄ変換器、７・・・液晶表示パネル、１２・・・制
御回路、１５１８・・・シフトレジスタ、１６・・・セ
グメント駆動回路、２０〜２３・・・コモン電極駆動回
路、２４〜２７・・・出力制御回路。
図は液晶駆動装置の回路構成を示すブロック図、第２図
は第１図の各部の波形及びデータの内容を示す説明図、
第３図はセグメント駆動回路の階調波形の例を示す図、
第４図は従来の液晶駆動装置の一例を示す構成説明図、
第５図は第４図の各部の波形及びデータの内容を示す説
明図である。 Ｍ１〜Ｍ３・・・メモリ、ｌ−・・受信回路、３・・・
Ａ／Ｄ変換器、７・・・液晶表示パネル、１２・・・制
御回路、１５１８・・・シフトレジスタ、１６・・・セ
グメント駆動回路、２０〜２３・・・コモン電極駆動回
路、２４〜２７・・・出力制御回路。
Claims (1)
- 【特許請求の範囲】 映像データを複数に分割して順次時間をずらして出力す
るデータ出力手段と、 このデータ出力手段から順次出力される映像データを少
なくとも１Ｈ期間中に時分割でセグメント駆動手段に供
給する供給手段と、 上記供給手段によって供給される映像データの時分割に
対応して少なくとも１Ｈ中に複数本のコモンを選択する
コモン駆動手段と を具備することを特徴とする液晶駆動装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24013090A JPH04120590A (ja) | 1990-09-12 | 1990-09-12 | 液晶駆動装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24013090A JPH04120590A (ja) | 1990-09-12 | 1990-09-12 | 液晶駆動装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04120590A true JPH04120590A (ja) | 1992-04-21 |
Family
ID=17054946
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24013090A Pending JPH04120590A (ja) | 1990-09-12 | 1990-09-12 | 液晶駆動装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04120590A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05249768A (ja) * | 1991-06-24 | 1993-09-28 | Hyundai Electron Ind Co Ltd | 画像形成装置 |
| WO2001080209A1 (en) * | 2000-04-14 | 2001-10-25 | Citizen Watch Co., Ltd. | Display and its driving method |
| JP2007241039A (ja) * | 2006-03-10 | 2007-09-20 | Tohoku Pioneer Corp | 表示パネルの駆動装置および駆動方法 |
| JP2007532943A (ja) * | 2004-04-12 | 2007-11-15 | ティーピーオー、ホンコン、ホールディング、リミテッド | 液晶表示装置 |
-
1990
- 1990-09-12 JP JP24013090A patent/JPH04120590A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH05249768A (ja) * | 1991-06-24 | 1993-09-28 | Hyundai Electron Ind Co Ltd | 画像形成装置 |
| WO2001080209A1 (en) * | 2000-04-14 | 2001-10-25 | Citizen Watch Co., Ltd. | Display and its driving method |
| JP2007532943A (ja) * | 2004-04-12 | 2007-11-15 | ティーピーオー、ホンコン、ホールディング、リミテッド | 液晶表示装置 |
| JP2007241039A (ja) * | 2006-03-10 | 2007-09-20 | Tohoku Pioneer Corp | 表示パネルの駆動装置および駆動方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3148972B2 (ja) | カラー表示装置の駆動回路 | |
| EP0461928B1 (en) | A column electrode driving circuit for a display apparatus | |
| JP4727038B2 (ja) | 隣接した列のグループ内を交互走査制御されるマトリクスディスプレイスクリーンへの表示方法 | |
| JPH04120590A (ja) | 液晶駆動装置 | |
| JP2005010579A (ja) | ホールド型表示パネルの駆動方法 | |
| JPH07175452A (ja) | 液晶表示装置 | |
| JP2664780B2 (ja) | 液晶表示装置 | |
| JP2000221925A (ja) | 液晶駆動回路 | |
| JP3269081B2 (ja) | 液晶駆動装置 | |
| JP3269082B2 (ja) | 液晶駆動装置 | |
| JPH0573001A (ja) | 液晶表示装置の駆動方法 | |
| JPH03280676A (ja) | 液晶表示装置の駆動回路 | |
| JPH0445483A (ja) | 液晶表示装置 | |
| JPH0445482A (ja) | 液晶表示装置 | |
| JP2524113B2 (ja) | 液晶表示装置 | |
| JP3235116B2 (ja) | 液晶表示装置 | |
| JPS61114669A (ja) | 液晶表示装置 | |
| JPS62145291A (ja) | 液晶パネルの駆動方式 | |
| JPH0583658A (ja) | 液晶表示装置 | |
| JP2536407B2 (ja) | アクティブマトリクス型液晶表示装置 | |
| KR940008712B1 (ko) | 영상표시장치 구동용 집적회로 | |
| JPH0444092A (ja) | 液晶表示装置 | |
| JPS61213897A (ja) | 画像表示装置 | |
| JP3296728B2 (ja) | 液晶表示装置 | |
| JPH05210086A (ja) | 画像表示装置の駆動方法 |