JPH04120643A - Ｒｏｍ装置 - Google Patents
Ｒｏｍ装置Info
- Publication number
- JPH04120643A JPH04120643A JP2240671A JP24067190A JPH04120643A JP H04120643 A JPH04120643 A JP H04120643A JP 2240671 A JP2240671 A JP 2240671A JP 24067190 A JP24067190 A JP 24067190A JP H04120643 A JPH04120643 A JP H04120643A
- Authority
- JP
- Japan
- Prior art keywords
- rom
- faulty
- chip
- address
- terminal device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Techniques For Improving Reliability Of Storages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明はＲＯＭ装置、特に通信回線により遠隔保守をさ
れるプロセッサユニットに内蔵されるＲＯＭ装置に関す
る。
れるプロセッサユニットに内蔵されるＲＯＭ装置に関す
る。
従来、この種のＲＯＭ装置は、障害あるいは格納されて
いるファームウェアにハゲか検出されたときに、修正済
みのデータを新規にＲＯＭに格納し、コンピュータユニ
ットか設置されている遠隔地まで持参または輸送して、
障害したＲＯＭと交換している。
いるファームウェアにハゲか検出されたときに、修正済
みのデータを新規にＲＯＭに格納し、コンピュータユニ
ットか設置されている遠隔地まで持参または輸送して、
障害したＲＯＭと交換している。
上述した従来のＲＯＭ装置は、格納されるファームウェ
アに重大な障害が検出されたときには、ＲＯＭを交換す
るまでコンピュータユニットの処理を停止しなくてはな
らないという欠点がある。
アに重大な障害が検出されたときには、ＲＯＭを交換す
るまでコンピュータユニットの処理を停止しなくてはな
らないという欠点がある。
本発明のＲＯＭ装置は、複数のＲＯＭチップに格納され
たファームウェアにより動作し、通信回線を介して遠隔
地のセンタ端末装置との間でデータ、・ム（送受機能を
有する遠隔保守回路を持つプロセッサユニットのＲＯＭ
装置において、ＲＯＭ装置のハスに接続されたＲ Ａ、
Ｍチップと、センタ端末装置から遠隔保守回路を介し
て連絡を受けた障害ＲＯＭ＋ツブ番号によりこのＲＯＭ
チ・ツブを閉塞ＬＣ前記ＲＡＭチップを使用可とする切
換制御手段、−１使用可とな・っな前記ＲＡＭチップに
センタ端末装置から送へり、 ｆ：：データを書込む書
込み手段とを有することにすり構成される。
たファームウェアにより動作し、通信回線を介して遠隔
地のセンタ端末装置との間でデータ、・ム（送受機能を
有する遠隔保守回路を持つプロセッサユニットのＲＯＭ
装置において、ＲＯＭ装置のハスに接続されたＲ Ａ、
Ｍチップと、センタ端末装置から遠隔保守回路を介し
て連絡を受けた障害ＲＯＭ＋ツブ番号によりこのＲＯＭ
チ・ツブを閉塞ＬＣ前記ＲＡＭチップを使用可とする切
換制御手段、−１使用可とな・っな前記ＲＡＭチップに
センタ端末装置から送へり、 ｆ：：データを書込む書
込み手段とを有することにすり構成される。
１：実施例〕
次に、本発明について図面を参照して説明する。
第１図は本発明の一実施例のブロック図である。第１図
の実施例はセンタ端末装置７とプロセッサユニット８と
て構成され、プロセッサユニット８はＲＡＭ部１．切換
制御部２．ＲＯＭ部３゜アドレスデコーダ４．ＣＰＵ５
．遠隔保守回路６、アドレスバス１００およびデータバ
ス２００を有している。
の実施例はセンタ端末装置７とプロセッサユニット８と
て構成され、プロセッサユニット８はＲＡＭ部１．切換
制御部２．ＲＯＭ部３゜アドレスデコーダ４．ＣＰＵ５
．遠隔保守回路６、アドレスバス１００およびデータバ
ス２００を有している。
ＲＡＭ部１はファームウェアハクの修正済みデータを格
納するための代替用のＲＡＭて、ファームウェアハクを
含む障害Ｒ，ＯＭチツプに代って使用されるデータ用の
ＲＡＭＩＩと、パリティ用のＲＯＭ ４．−８代って使
用されるバリデイ用のＲＡＭｌ０とにより構成される。
納するための代替用のＲＡＭて、ファームウェアハクを
含む障害Ｒ，ＯＭチツプに代って使用されるデータ用の
ＲＡＭＩＩと、パリティ用のＲＯＭ ４．−８代って使
用されるバリデイ用のＲＡＭｌ０とにより構成される。
切換制御部２は障害ＲＯＭチップと代替用のＲＡＭｌ０
および１１との切換えを行なう制御部で、ファームウェ
アか格納されている各ＲＯＭチップ羊位てイネーブル許
可を可能とするためのデータを格納するＲＯＭセレクト
レジスタ２１と、障害Ｒ，ＯＭチツプか有するアドレス
範囲の情報を格納するアドレスレジスタ２２と、論理積
ゲート２３と、アドレスバス１００−上、のアドレスと
アドレスレジスタ２２内のデータとを比較する比較器２
４とにより構成される。ＲＯＭ部３は正常運用のファー
ムウェアを格納しているＲ ＯＭで、若いアドレスから
順次データを格納しているＲＯＭ３１．ＲＯＭ３２〜Ｒ
ＯＭ３ｎと、これらのデータに対応するパリティを格納
しているＲＯＭ３０とで構成されている。アドレスデー
コーダ４は正常運用のＲＯＭチップの選択をするための
デコーダである。ＣＰＵ５はプロセッサユニット８内の
各種制御を司る処理装置で、遠隔保守回路６は通信回線
を利用して遠隔地にあるセンタ端末装置７との間のデー
タを送受を行なうための保守用の回路である。
および１１との切換えを行なう制御部で、ファームウェ
アか格納されている各ＲＯＭチップ羊位てイネーブル許
可を可能とするためのデータを格納するＲＯＭセレクト
レジスタ２１と、障害Ｒ，ＯＭチツプか有するアドレス
範囲の情報を格納するアドレスレジスタ２２と、論理積
ゲート２３と、アドレスバス１００−上、のアドレスと
アドレスレジスタ２２内のデータとを比較する比較器２
４とにより構成される。ＲＯＭ部３は正常運用のファー
ムウェアを格納しているＲ ＯＭで、若いアドレスから
順次データを格納しているＲＯＭ３１．ＲＯＭ３２〜Ｒ
ＯＭ３ｎと、これらのデータに対応するパリティを格納
しているＲＯＭ３０とで構成されている。アドレスデー
コーダ４は正常運用のＲＯＭチップの選択をするための
デコーダである。ＣＰＵ５はプロセッサユニット８内の
各種制御を司る処理装置で、遠隔保守回路６は通信回線
を利用して遠隔地にあるセンタ端末装置７との間のデー
タを送受を行なうための保守用の回路である。
以上の構成において、ＲＯＭ３１、〜３ｎに格納されて
いるファームウェアにバグが存在すると判明した場合に
、保守者はセンタ端末装置７を操作し、遠隔保守回路６
を介してパイティを含む修正データとファームウェアバ
グの部分を格納している障害チップの番号情報とをプロ
セッサユニット８へ転送する。ＣＰＵ５は送られてきた
障害チップの番号をＲＯＭセレクトレジスタ２１に格納
させ、障害ＲＯＭに対応するＲＯＭセレクトレジスタ２
１の出力レベルを゛Ｌ″レベルとする。以上で障害ＲＯ
Ｍはディセエーブル状態となる。また論理積ゲート２３
の出力も“Ｌ ”レベルとなることにより、パリティ部
のＲＯＭ３０がディセエーブル状態となり、代りに代替
用パリティ部であるＲＡＭｌ０かイネーブル状態になる
。その後、ＣＰＵ５は障害ＲＯＭが有していた範囲のア
ドレスをアドレスレジスタ２２に格納する６次いで、障
害ＲＯＭが有していたアドレス範囲内のアドレスがアド
レスバス１００に出力されると、そのアドレス値とアド
レスレジスタ２２の値とが比較器２４により比較され、
一致する度に比較器２４の出力が“Ｈ′ルベルになり、
代替用データ部のＲＡＭＩＩがイネーブル状態になる。
いるファームウェアにバグが存在すると判明した場合に
、保守者はセンタ端末装置７を操作し、遠隔保守回路６
を介してパイティを含む修正データとファームウェアバ
グの部分を格納している障害チップの番号情報とをプロ
セッサユニット８へ転送する。ＣＰＵ５は送られてきた
障害チップの番号をＲＯＭセレクトレジスタ２１に格納
させ、障害ＲＯＭに対応するＲＯＭセレクトレジスタ２
１の出力レベルを゛Ｌ″レベルとする。以上で障害ＲＯ
Ｍはディセエーブル状態となる。また論理積ゲート２３
の出力も“Ｌ ”レベルとなることにより、パリティ部
のＲＯＭ３０がディセエーブル状態となり、代りに代替
用パリティ部であるＲＡＭｌ０かイネーブル状態になる
。その後、ＣＰＵ５は障害ＲＯＭが有していた範囲のア
ドレスをアドレスレジスタ２２に格納する６次いで、障
害ＲＯＭが有していたアドレス範囲内のアドレスがアド
レスバス１００に出力されると、そのアドレス値とアド
レスレジスタ２２の値とが比較器２４により比較され、
一致する度に比較器２４の出力が“Ｈ′ルベルになり、
代替用データ部のＲＡＭＩＩがイネーブル状態になる。
次にＣＰＵ５は送ちれてきた修正データのデータ部は代
替用データ部であるＲＡＭＩＩに、修正データのパリテ
ィ部は代替用パリティ部２であるＲＡＭ １０に、それ
ぞれデータバス２００を介して書込み、障害ＲＯＭと代
替ＲＡＭとの切換えを終了する。
替用データ部であるＲＡＭＩＩに、修正データのパリテ
ィ部は代替用パリティ部２であるＲＡＭ １０に、それ
ぞれデータバス２００を介して書込み、障害ＲＯＭと代
替ＲＡＭとの切換えを終了する。
以上説明したように本発明は、遠隔地のセンタとの間で
データ転送を行うことができる遠隔保守回路を利用し、
簡易なハードウェアを追加することにより、ＲＯＭ障害
に対し一時的であるが迅速な修復処理を行なうことがで
き、処理停止の時間を短時間にすることができる効果が
ある。
データ転送を行うことができる遠隔保守回路を利用し、
簡易なハードウェアを追加することにより、ＲＯＭ障害
に対し一時的であるが迅速な修復処理を行なうことがで
き、処理停止の時間を短時間にすることができる効果が
ある。
第１図は本発明の一実施例のブロック図である。
１・・・・・ＲＡＭ部、２・・・・・切換制御部、３・
・・・・・ＲＯＭ部、４・・・・・・アドレスデコーダ
、５・・・・・・ＣＰＵ、６・・・・・・遠隔保守回路
、７・・・・・・センタ端末装置、８・・・・・・プロ
セッサユニット、１０．１１・・・・・・ＲＡＭ、２１
・・・・・ＲＯＭセレクトレジスタ、２２・・・・・・
アドレスレジスタ、２３・・・・・・論理積回路、２４
・・・・・・比較器、３０．３１〜３ｎ・・・・・・Ｒ
ＯＭ。
・・・・・ＲＯＭ部、４・・・・・・アドレスデコーダ
、５・・・・・・ＣＰＵ、６・・・・・・遠隔保守回路
、７・・・・・・センタ端末装置、８・・・・・・プロ
セッサユニット、１０．１１・・・・・・ＲＡＭ、２１
・・・・・ＲＯＭセレクトレジスタ、２２・・・・・・
アドレスレジスタ、２３・・・・・・論理積回路、２４
・・・・・・比較器、３０．３１〜３ｎ・・・・・・Ｒ
ＯＭ。
Claims (1)
- 複数のＲＯＭチップに格納されたファームウェアにより
動作し、通信回線を介して遠隔地のセンタ端末装置との
間でデータの送受機能を有する遠隔保守回路を持つプロ
セッサユニットのＲＯＭ装置において、ＲＯＭ装置のバ
スに接続されたＲＡＭチップと、センタ端末装置から遠
隔保守回路を介して連絡を受けた障害ＲＯＭチップ番号
によりこのＲＯＭチップを閉塞して前記ＲＡＭチップを
使用可とする切換制御手段と、使用可となった前記ＲＡ
Ｍチップにセンタ端末装置から送られたデータを書込む
書込み手段とを有することを特徴とするＲＯＭ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2240671A JPH04120643A (ja) | 1990-09-11 | 1990-09-11 | Ｒｏｍ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2240671A JPH04120643A (ja) | 1990-09-11 | 1990-09-11 | Ｒｏｍ装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04120643A true JPH04120643A (ja) | 1992-04-21 |
Family
ID=17062975
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2240671A Pending JPH04120643A (ja) | 1990-09-11 | 1990-09-11 | Ｒｏｍ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04120643A (ja) |
-
1990
- 1990-09-11 JP JP2240671A patent/JPH04120643A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106649173B (zh) | 基于1553b总线的高可靠星载计算机在轨自修正系统及方法 | |
| JPH0430619B2 (ja) | ||
| US8484546B2 (en) | Information processing apparatus, information transmitting method, and information receiving method | |
| JPH04120643A (ja) | Ｒｏｍ装置 | |
| JPS5848551A (ja) | デ−タ通信制御装置 | |
| JP2003322389A (ja) | 室外機および空気調和システム | |
| JPH03219333A (ja) | 待機二重系装置 | |
| JPS6327741B2 (ja) | ||
| JP2010198520A (ja) | コントローラ通信方法およびコントローラ通信装置 | |
| JP2658813B2 (ja) | 入出力チャネル障害復旧装置 | |
| JP2636610B2 (ja) | バックアップ方式 | |
| JPH03117067A (ja) | 局データ自動変換処理方法 | |
| JPS6326048A (ja) | 端末識別コ−ドの設定／読み出し方法 | |
| JPH05165758A (ja) | 入出力装置のアドレス設定方式 | |
| JP3022971B2 (ja) | 電子交換機における端末制御障害監視方式 | |
| JPS6257337A (ja) | デ−タ伝送装置 | |
| JPS59220864A (ja) | コンピユ−タネツトワ−クシステム | |
| JPS5941066A (ja) | 制御装置のデ−タ照合方法 | |
| JPS611149A (ja) | 通信処理装置 | |
| JPS61100037A (ja) | 通信回線制御装置 | |
| JPH0638239B2 (ja) | 誤り訂正機構 | |
| JPS6070897A (ja) | 主記憶装置の予備構成方式 | |
| JPH036741A (ja) | 二重化システムのデータ出力装置 | |
| JPH04148223A (ja) | 磁気ディスク制御装置の接続装置チェック方式 | |
| JPS63125032A (ja) | デ−タバス中継装置 |