JPH04123458A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ この発明は、半導体装置の製造方法に関するものであり
、特に、下層配線と上層配線との接続方法に関するもの
である。

［従来の技術］ 従来の下層配線と上層配線との接続方法の一例を、第２
Ａ図〜第２Ｇ図を用いて説明する。

第２Ａ図に示すように、シリコン基板１を準備する。

第２Ｂ図に示すように、シリコン基板１の主表面全面に
順に、シリコン酸化膜３、第１アルミニウム配線層５、
シリコン酸化膜からなる層間絶縁膜７、ホトレジスト９
を形成する。

第２Ｃ図に示すように、ホトレジスト９に所定のパター
ニングを施す。

第２Ｄ図に示すように、ホトレジスト９をマスクとして
、層間絶縁膜７に等方性エツチングを施す。層間絶縁膜
７のエツチング除去が所定の深さまで行なわれると、エ
ツチングをとめる。

第２Ｅ図に示すように、ホトレジスト９をマスクとして
、層間絶縁膜７に異方性エツチングを施し、コンタクト
ホール１１を完成する。

第２Ｆ図に示すように、ホトレジスト９を除去する。そ
して、シリコン基板１の主表面全面に、第２アルミニウ
ム配線層１３を形成する。

第２Ｇ図に示すように、第２アルミニウム配線層１３に
所定のパターニングを施す。

第２アルミニウム配線層１３のうち、層間絶縁膜７上に
ある部分が、上層配線である。第１アルミニウム配線層
５が、下層配線である。

第２Ｇ図に示すように、コンタクトホール１１の側壁の
上部は、斜めになっている。これは、コンタクトホール
１１の側壁における第２アルミニウム配線層１３の被着
性を良好にするためである。

ところで、コンタクトホールのアスペクト比（コンタク
トホールの深さ／コンタクトホールの横方向の寸法）が
高くなると、上層配線と下層配線との接続が不良となる
可能性がある。このことを第３図、第４図を用いて説明
する。

第３図は、アスペクト比が１以下の場合における上層配
線と下層配線との接続部を示す断面図である。Ａで示す
寸法が、コンタクトホールの横方向の寸法である。Ｂで
示す寸法が、コンタクトホールの深さである。アスペク
ト比が１以下だと、上層配線である第２アルミニウム配
線層１３と下層配線である第１アルミニウム配線層５と
の電気的接続は良好に行なわれる。しかし、アスペクト
比が１より大きくなると、第４図に示すように、上層配
線である第２アルミニウム配線層１３と下層配線である
第１アルミニウム配線層５との電気的接続が良好に行な
われないことがある。これは、コンタクトホール１１の
底がアルミニウムで詰まる前に、コンタクトホール１１
の側壁上部に堆積したアルミニウムによってコンタクト
ホール１１の口が塞がれるからである。

半導体装置の高集積化により、コンタクトホールの横方
向の寸法が小さくなってきている。これに対して、層間
絶縁膜の膜厚は、ピンホールの危険性等を考慮して、所
定値以下の厚みにできない。

このため、アスペクト比が増大する傾向にある。

アスペクト比が増大しても確実に上層配線と下層配線と
の電気的接続ができる方法として、上層配線と下層配線
との電気的接続を選択ＣＶＤ法によって形成した金属で
行なう方法がある。この方法を、第５Ａ図〜第５Ｇ図を
用いて説明する。

第５Ａ図に示すように、シリコン基板１５を準備する。

第５Ｂ図に示すように、シリコン基板１５の主表面全面
に順に、シリコン酸化膜１７、第１アルミニウム配線層
１９、シリコン酸化膜からなる層間絶縁膜２１、ホトレ
ジスト２３を形成する。

第５Ｃ図に示すように、ホトレジスト２３に所定のパタ
ーニングを施す。

第５Ｄ図に示すように、ホトレジスト２３をマスクとし
て層間絶縁膜２１に異方性エツチングを施し、コンタク
トホール２５を形成する。

第５Ｅ図に示すように、ＣＶＤ　（Ｃｈｅｍｉ　ｃａｌ
　　Ｖａｐｏｕｒ　　Ｄｅｐｏｓｉｔｉｏｎ）法によっ
て、コンタクトホール２５内にタングステン２７を選択
的に形成する。コンタクトホール２５内にのみタングス
テン２７が選択的に形成されるのは、タングステンを含
む原料ガスがアルミニウムと反応し、シリコン酸化膜と
は反応しにくいからである。タングステンを含む原料ガ
スとシリコン酸化膜とは全く反応しないわけではないの
で、層間絶縁膜２１主表面には、タングステン２７から
なる薄い膜が形成される。

第５Ｆ図に示すように、層間絶縁膜２１上のりングステ
ン２７を、エツチングによって除去する。

第５Ｇ図に示すように、層間絶縁膜２１上に第２アルミ
ニウム配線層２９を形成する。そして、第２アルミニウ
ム配線層２９に所定のパターニングを施す。

選択ＣＶＤ法について開示した文献として、たとえば、
ＩＥＥＥ　　Ｊｕｎｅ　　１３−１４．　　１９８８　
　ｐ１２５〜ｐ１３４がある。

しかし、選択ＣＶＤ法はまだ研究段階で、選択ＣＶＤ法
を利用して半導体装置を生産する段階にまでは至ってい
ない。

上記２例の問題点を解決することができるものとして、
特開昭６１−１１６８３４号公報に開示された方法があ
る。この方法を、第６Ａ図〜第６Ｆ図を用いて説明する
。

第６Ａ図に示すように、基板３１の主表面の両端部には
、フィールド酸化膜３３が形成されている。フィールド
酸化膜３３に挟まれた基板３１の主表面近傍には、ソー
ス領域３７、ドレイン領域３９が間を隔てて形成されて
いる。ソース領域３７とドレイン領域３９との間にある
基板３１の主表面上には、絶縁膜４３が形成されている
。絶縁膜４３の上には、ゲート電極４１が形成されてい
る。

一方のフィールド酸化膜３３上には、ポリシリコン層３
５が形成されている。基板３１の主表面全面には、バッ
ファ酸化物層４５が形成されている。ポリシリコン層３
５上にあるバッファ酸化物層４５には、コンタクトホー
ル４７ａが形成されている。ソース領域３７上にあるバ
ッファ酸化物層４５には、コンタクトホール４７ｂが形
成されている。ドレイン領域３９上にあるバッファ酸化
物層４５には、コンタクトホール４７ｃが形成されてい
る。

第６Ｂ図に示すように、基板３１の主表面全面に、第１
アルミニウム配線層４９を形成する。第１アルミニウム
配線層４９上に、ホトレジスト５１を形成する。

第６Ｃ図に示すように、ホトレジスト５１に所定のパタ
ーニングを施す。ホトレジスト５１をマスクとして、第
１アルミニウム配線層４９を選択的にエツチング除去し
、導電柱５３ａ１５３ｂ。

５３ｃを形成する。

第６Ｄ図に示すように、基板３１の主表面全面に、順に
リンガラス５５、レジスト５７を形成する。

第６ＥＩＫに示すように、レジスト５７をアッシングす
る。アッシングは、導電柱５３ａ、５３ｂ。

５３ｃ上のリンガラス５５が露出するまで行なわれる。

そして、レジスト５７をマスクとして、導電柱５３ａ上
の層間絶縁膜５５ａ１導電柱５３ｂ上の層間絶縁膜５５
ｂ１導電柱５３ｃ上の層間絶縁膜５５ｃを選択的にエツ
チング除去する。その後、残っているレジスト５７を除
去する。

第６Ｆ図に示すように、基板３１の主表面全面に、第２
アルミニウム配線層５９を形成する。そして、第２アル
ミニウム配線層５９に所定のパタニングを施す。

第６Ｃ図に示すように、マスクとなるレジスト５１の横
方向の寸法を変えることにより、導電柱５３　ａ、　５
３　ｂ、　５３　ｃの横方向の寸法を自由に調整するこ
とができる。このため、半導体装置が高集積化しても、
上層配線と下層配線との電気的接続を確実に行なうこと
ができる。

また、汎用技術を用いて上層配線と下層配線との電気的
接続を行なっているので、直ちに半導体装置の生産を行
なうことが可能である。

［発明が解決しようとする課題］ 特開昭６１−１１６８３４号公報に開示された方法にも
問題はある。以下説明する。第６Ｅ図に示すように、次
の■〜■の工程を得ることにより、導電柱５３　ａ　Ｎ
　５３　ｂ　ｓ　５３　ｃの頭部を露出させている。

■　導電柱５３ａ上の層間絶縁膜５５ａ１導電柱５３ｂ
上の層間絶縁膜５５ｂ１導電柱５３ｃ上の層間絶縁膜５
５ｃが露出するまで、レジスト５７をアッシングする。

■　レジスト５７をマスクとして、層間絶縁膜５５ａ、
５５ｂ、５５ｃをエツチング除去し、導電柱５３　ａ　
ｓ　５３　ｂ　ｓ　５３　ｃの頭部を露出する。

■　残っているレジスト５７を除去する。

この方法においては、３工程を経ることにより、導電柱
５３　ａ　Ｎ　５３　ｂ　％　５３　ｃの頭部を露出さ
せている。このため、上層配線と下層配線とを電気的に
接続するのに手間がかかっている。

この発明は、このような従来の問題点を解決するために
なされたものである。この発明の目的は、下層配線と上
層配線との電気的接続を簡単に行なうことができる方法
を提供することである。

［課題を解決するための手段］ この発明に従った半導体装置の製造方法は、第１導電層
上に第２層間絶縁膜を形成する工程と、第２層間絶縁膜
を選択的にエツチング除去することによりコンタクトホ
ールを形成し、第１導電層の一部を露出する工程と、露
出した前記第１導電層を含めて第２層間絶縁膜上に、第
３導電層を形成する工程と、第３導電層を選択的にエツ
チング除去し、コンタクトホール上に第１導電層と電気
的に接続された第３導電層からなる導電柱を形成する工
程と、導電柱を含めて第２層間絶縁膜上に、第１層間絶
縁膜を形成する工程と、第１層間絶縁膜上に、形成後の
表面か第１層間絶縁膜の表面より平坦となる平坦化膜を
形成する工程と、平坦化膜および第１層間絶縁膜からな
る層をエッチバックし、導電柱の頭部を露出する工程と
、露出した導電柱の頭部上に、導電柱と電気的に接続さ
れた第２導電層を形成する工程と、を備えている。

［作用］ この発明に従った半導体装置の製造方法は、平坦化膜お
よび第１層間絶縁膜からなる層をエッチバックし、導電
柱の頭部を露出させている。したがって、レジストをマ
スクとして、導電柱上の層間絶縁膜を除去し、導電柱の
頭部を露出させる特開昭６１−１１６８３４号公報に開
示された方法に比べ、本発明によれば、少ない工程で導
電柱の頭部を露出させることができる。

［実施例］ この発明に従った半導体装置の製造方法の一実施例を、
第１Ａ図〜第１Ｋ図を用いて説明する。

第１Ａ図に示すように、シリコン基板６１を準備した。

第１Ｂ図に示すように、シリコン基板６１の主表面全面
に、ＣＶＤ法によって、シリコン酸化膜６３を形成した
。シリコン酸化膜６３の上に、スパッタリングによって
、第１アルミニウム配線層６５を形成した。第１アルミ
ニウム配線層６５上に、薄いＴＥ０１　（ｔｅｔｒａｅ
ｔｈｙｌ　　ｏｒｔｈｏｓｉｌｉｃａｔｅ）膜からなる
第２層間絶縁膜６７を形成した。ＴＥ０１膜にしたのは
、アルミニウムの融点以下の温度で膜を形成することが
でき、第１アルミニウム配線層６５の変質を防ぐことが
できるからである。

第２層間絶縁膜６７上に、ホトレジスト６９を形成した
。そして、ホトレジスト６９に所定のパターニングを施
した。

第１Ｃ図に示すように、ホトレジスト６９をマスクとし
て、第２層間絶縁膜６７を選択的にエツチング除去し、
コンタクトホール７１を形成した。

そして、ホトレジスト６９を除去した。

第１Ｄ図に示すように、第２層間絶縁膜６７上に、スパ
ッタリングによって、第３アルミニウム配線層７３を形
成した。

第１Ｅ図に示すように、第３アルミニウム配線層７３上
に、ホトレジスト７５を形成し、所定のパターニングを
施した。

第１Ｆ図に示すように、ホトレジストマ５をマスクとし
て、第３アルミニウム配線層７３を選択的にエツチング
除去し、導電柱７７を形成した。

第１Ｇ図に示すように、導電柱７７の上にあるホトレジ
ストマ５を除去した。

第１Ｈ図に示すように、シリコン基板６１の主表面全面
に、ＴＥＯＳ膜からなる第１層間絶縁膜７９を形成した
。第１層間絶縁膜７９をＴＥ０１膜にした理由は、第２
層間絶縁膜６７の場合と同じである。そして、シリコン
基板６１の主表面全面に、ポジレジスト８１を形成した
。ポジレジスト８１の表面が、第１層間絶縁膜７９の表
面より平坦になるようにした。ポジレジスト８１の表面
が、第１層間絶縁膜７９の表面より平坦でないと、導電
柱７７を露出する前に、第１アルミニウム配線層６５が
露出する可能性があるからである。ポジレジスト８１の
表面が、第１層間絶縁膜７９の表面より平坦にするため
に、第１層間絶縁膜７９より粘性の低いポジレジスト８
１にした。

第１Ｉ図に示すように、ポジレジスト８１および第１層
間絶縁膜７９からなる層を、ＳＦ６ガス、ＣＨ２Ｆ２ガ
スおよびＣ１２ガスからなる混合ガスを用いて、導電柱
７７の頭部が露出するまで、エッチバックした。ガスの
流量比は以下のとおりである。

ＳＦ６　：ＣＨ２Ｆ２　：Ｃｌ２ ＝１：０．　６：０．　７ そして、第１層間絶縁膜７９上に残っているポジレジス
ト８１を除去した。

第１Ｊ図に示すように、シリコン基板６１の主表面全面
に、スパッタリングによって、第２アルミニウム配線層
８３を形成した。第２アルミニウム配線層８３の上に、
ホトレジスト８５を形成し、所定のパターニングを施し
た。

第１Ｋ図に示すように、ホトレジスト８５をマスクとし
て、第２アルミニウム配線層８３を選択的にエツチング
除去した。そして、第２アルミニウム配線層８３上のホ
トレジスト８５を除去した。

以上により、この発明に従った半導体装置の製造方法の
一実施例が完了した。

第１Ｋ図に示す第２層間絶縁膜６７の厚みは、１０００
Ａ以上が好ましい。第２層間絶縁膜６７の厚みが、１０
００人より小さいと、第２層間絶縁膜６７にピンホール
が発生する可能性があるからである。

第１Ｋ図に示すコンタクトホール７１のアスペクト比は
、１以下であることが好ましい。コンタクトホール７１
のアスペクト比が１より大きいと、導電柱７７と第１ア
ルミニウム配線層６５とが接続不良を起こす可能性があ
るからである。導電柱７７と第１アルミニウム配線層６
５とが接続不良を起こす理由は、５頁で述べている理由
と同じである。

第１Ｋ図に示す導電柱７７の側壁７８は、第２層間絶縁
膜６７上に位置するように導電柱７７を形成することが
好ましい。なぜなら、導電柱７７の側壁７８が第２層間
絶縁膜６７上に乗らないように導電柱７７を形成する、
第１Ｌ図に示すように、第１アルミニウム配線層６５の
一部がエツチングによって侵食されてしまうからである
。侵食された箇所は、侵食部８７で表わしている。

この実施例においては、第１Ｋ図に示すように、上層配
線、下層配線および導電柱の材料をアルミニウムにして
いる。しかしながら、この発明においてはこれに限定さ
れるわけではなく、他の導電性を有する部材（たとえば
ポリシリコン）でもよい。

第１Ｋ図に示す第２層間絶縁膜６７および第１層間絶縁
膜７９には、ＴＥ０１膜を用いている。

しかしながら、この発明においてはこれに限定されるわ
けではなく、アルミニウムの融点以下の温度で形成でき
る膜であれば如何なる膜でもよい。

たとえば、プラズマ窒化膜、プラズマ酸化膜、スピンオ
ングラス膜等がある。

［効果］ この発明に従った半導体装置の製造方法は、平坦化膜お
よび第１層間絶縁膜からなる層をエッチバックし、導電
柱の頭部を露出させている。このため、従来の方法より
少ない工程で導電柱の頭部を露出させることができる。

したがって、この発明に従った半導体装置の製造方法に
よれば、半導体装置の生産性を向上させることができる
。

【図面の簡単な説明】

第１Ａ図〜第１Ｋ図は、この発明に従った半導体装置の
製造方法の一実施例を工程順に示す断面図である。 第１Ｌ図は、アルミニウム配線の一部が侵食している状
態を示す断面図である。 第２Ａ図〜第２Ｇ図は、従来の下層配線と上層配線との
接続方法の一例を工程順に示す断面図である。 第３図は、アスペクト比が１以下の場合における上層配
線と下層配線との接続部を示す断面図である。 第４図は、アスペクト比が１より大きい場合における上
層配線と下層配線との接続部を示す断面図である。 第５Ａ図〜第５Ｇ図は、従来の下層配線と上層配線との
接続方法の他の例を工程順に示す断面図である。 第６Ａ図〜第６Ｆ図は、特開昭６１−１１６８３４号公
報に開示された方法を工程順に示す断面図である。 図において、６５は第１アルミニウム配線層、６７は第
２層間絶縁膜、７１はコンタクトホール、７３は第３ア
ルミニウム配線層、７７は導電柱、７９は第１層間絶縁
膜、８１はポジレジスト、８３は第２アルミニウム配線
層を示す。

Claims (1)

1. 【特許請求の範囲】 第１導電層と、前記第１導電層上に形成された第１層間
   絶縁膜と、前記第１層間絶縁膜上に形成され、かつ、前
   記第１導電層と電気的に接続された第２導電層と、を備
   えた半導体装置の製造方法であって、 前記第１導電層上に、第２層間絶縁膜を形成する工程と
   、 前記第２層間絶縁膜を選択的にエッチング除去すること
   によりコンタクトホールを形成し、前記第１導電層の一
   部を露出する工程と、 露出した前記第１導電層を含めて、前記第２層間絶縁膜
   上に第３導電層を形成する工程と、前記第３導電層を選
   択的にエッチング除去し、前記コンタクトホール上に、
   前記第１導電層と電気的に接続された前記第３導電層か
   らなる導電柱を形成する工程と、 前記導電柱を含めて、前記第２層間絶縁膜上に、前記第
   １層間絶縁膜を形成する工程と、 前記第１層間絶縁膜上に、形成後の表面が前記第１層間
   絶縁膜の表面より平坦となる平坦化膜を形成する工程と
   、 前記平坦化膜および前記第１層間絶縁膜からなる層をエ
   ッチバックし、前記導電柱の頭部を露出する工程と、 露出した前記導電柱の頭部上に、前記導電柱と電気的に
   接続された前記第２導電層を形成する工程と、を備えた
   半導体装置の製造方法。