JPH04123574A - 画像読取装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野］ 本発明は原稿画像を読み取る画像読取装置に関し、特に
露光量やゲイン制御等による色調整をするための画像信
号のヒストグラムを得る回路を設けた画像読取装置に関
する。

［従来の技術］ 従来、この種の装置では、ビデオ信号のクロックレート
がＣＰＵ　（中央処理装置）の駆動速度に対して速い場
合、−旦バッファメモリに蓄えたビデオ信号をもとにＣ
ＰＵによりワークメモリ上で集計し、ヒストグラムを求
めていた。

［発明が解決しようとしている課題］ しかしながら５−旦バツファメモリに格納し、そのデー
タなＣＰＵで集計するとバッファメモリが余分に必要と
なり、コストアップになるとともに回路規模が大きくな
った。

本発明は上記従来例の欠点に鑑みてなされたものであり
、その目的とするところは、バッファメモリのようなＲ
ＡＭの追加なせずにヒストグラムの作成が可能であって
且つ低コスト化できる画像読取装置を提供する点にある
。

［課題を解決するための手段］ 上述した課題を解決し、目的を達成するため、本発明に
係る画像読取装置は、原稿画像を読み取りビデオ信号を
入力する入力手段と、前記入力手段で入力したビデオ信
号に基づいてヒストグラムを作成するヒストグラム作成
手段と、前記ヒストグラム作成手段で作成したヒストグ
ラムに基づいてシェーディング補正を行なうシェーディ
ング補正手段とを含む画像読取装置において、前記ヒス
トグラム作成手段と前記シェーディング補正手段とを同
一メモリ上で実行する実行手段を有したことを特徴とす
る。

［作用］ かかる構成によれば、ヒストグラムの作成をする際に、
シェーディング補正手段で使用するメモリをバッファメ
モリとして使うことにより、メモリの追加をせずにヒス
トグラムの作成が可能となり、また低コスト化できる。

［実施例］ 以下に添付図面を参照して、本発明の好適な実施例を詳
細に説明する。

〈第１実施例〉 第１図は本発明の第１実施例の画像読取装置の全体の構
成を示すブロック図である。

本図において、３００１は透過原稿照明用の光源（ラン
プ）、３００２は光源３００１からの光線から熱線を除
去する熱線吸収フィルタ、３００３はフィルタ３００２
を通った照明光を平行光束にする照明光学系である。

３００６はフィルムを収納するフィルムキャリア、３０
８０はフィルムキャリア３００６を本体に装着するため
のホルダ、３０８５はホルダ３０８０に装着されたキャ
リア３００６が定位値にある時に、ネガフィルム用のも
のか、ポジフィルム用のものか判定するためのキャリア
判定回路である。３００６′で示す破線部分はフィルム
ホルダ３０８０にフィルムキャリア３００６を垂直方向
に差し込んだ時のフィルムキャリアの状態を示す。３０
０７は３５ＩＩｌ１１１写真フイルムのような透過原稿
である。

３００８は透過原稿３００７を透過した光束（原稿像）
の光路を切換る可動ミラー　３００９は原稿像の光路な
偏向するミラー　３０１０はミラー３００９を通った原
稿像を結像する撮像レンズである。

３０１１は可動ミラー３００８で反射された原稿像を投
影するための投影レンズ、３０１２は光路な偏向するミ
ラー　３０１３は同じ光路を偏向するミラー　３０１４
はミラー３０１３を通った原稿像を投影するモニタとし
てのスクリーンである。３０１５はスクリーン３０１４
と一体のトリミング枠表示器、３０１６はスクリーン３
０１４と一体のトリミング領域を入力するタッチパネル
である。

３０１７は光源３００１を支持するランプ保持部材であ
る。３０６４はＣＣＤ位置合せ機構、３０６０は撮像レ
ンズ３０１０により結像した透過原稿像をＲ，Ｇ、Ｈの
３色に色分解するオンチップ光学フィルタが付いた３ラ
インセンサで、３０６１．３０６２．６０６３はそれぞ
れＲ，Ｇ、Ｂに色分解された各色毎の原稿像を光電変換
するＣＣＤ（電荷結像素子）アレイを用いたＣＣＤライ
ンセンサであり、これらのＣＣＤラインセンサは対応の
ＣＣＤ位置合せ機構３０６４により一括して読取位置の
微調整ができる。

３０２５はＣＣＤラインセンサ３０６１，３０６２．３
０６３のアナログ出力を増幅して、Ａ／Ｄ（アナログ・
デジタル）変換を行うアナログ回路、３０２６はアナロ
グ回路３ｏ２５に対して調整用の標準信号を発生する調
整用信号発生源、３０２７はアナログ回路３０２５から
得られるＲｌＧ、Ｈのデジタル画像信号に対してダーク
補正を施すダーク補正回路、５０はダーク補正回路３０
２７の出力信号にシェーディング補正を施すとともに、
ダーク補正回路３０２７から出力される各ビデオ信号の
ヒストグラムを各シェーディング用ＲＡＭを用いて作成
するシェーディング・ヒスト回路、３０５９はシェーデ
ィング・ビストロ路５Ｏの出力信号に対して副走査方向
の画素ずれを補正する画素ずれ補正回路、３０３１は画
素ずれ補正回路３０５９を通ったＲ、Ｇ、Ｂ信号をＹ（
イエロー）２Ｍ（マゼンタ）、Ｃ（シアン）の各色信号
に変換する回路で、ＬＯＧ変換やγ変換を行うルックア
ップテーブル（ＬＬＩＴ）である。

３０３２はルックアップテーブル３０３１の出力信号の
最小値を検出する最小値検出回路、３０３３は最小値検
出回路３０３２の検出値に応じて下色除去（ＬＩＣＲ）
のための制御量を得るルックアップテーブル（ＬＵＴ）
、３０３４は最小値検出回路３０３２の検出値に基いて
ルックアップテーブル３０３１の出力信号に対してマス
キング処理を行うマスキング回路、３０３５はマスキン
グ回路３０３４の出力信号に対してルックアップテーブ
ル３０３３の出力値を基に下色除去処理を行うＵＣＲ回
路（下色除去回路）である。

３０３６はＬＩＣＲ回路３０３５の８力信号に対して記
録濃度を指定濃度に変換する濃度変換回路３０３７は濃
度変換回路３０３６の出力信号に対して指定された変倍
率に変換処理する変倍処理回路である。

３０３８は図示しないプリンタや入出力端子と本装置間
の信号の伝送を行うインターフェース回路（Ｉ／Ｆ）、
３０３９は装置全体の制御を司るコントローラである。

コントローラ３ｏ３９はその内部に、マイクロコンピュ
ータ等のＣＰＵ（中央演算処理装置）、処理手順がプロ
グラム形態で格納されたＲＯＭ　（リードオンリメモリ
）、データの格納や作業領域として用いられるＲＡＭ　
（ランダムアクセスメモリ）等を有する。

３０８１はＲ１，Ｇｌ、Ｂｌのピークを検出するピーク
検出回路、３０４１はコントローラ３゜３９への指示を
行う操作部、３ｏ４２はコントローラ３０３９０制御状
態等を表示する表示部である。

３０４３は上述の撮像レンズ３０１０の絞り制御を行う
レンズ絞り制御部、３ｏ８４は撮像レンズ３０１０の焦
点調整を行うレンズピント調節部３０４５は可動ミラー
３００８を駆動するミラー駆動部である。３０４６はト
リミング枠表示器３０１５を制御するトリミング枠制御
部、３０４７はタッチパネル３０１６を制御するタッチ
パネル制御部である。３０４９はセンサユニット３００
４の副走査を制御する副走査制御部、３０５０は光源（
ランプ）３００１の光量を制御するランプ光量制御回路
、３０５１はランプ保持部材３０１７を介して光源３０
０１の位置を調節するランプ位置駆動源である。

３０５２はコントローラ３０３９の制御の基にタイミン
グ信号（クロック）を発生するタイミングジェネレータ
、３０５３は上述の各制御部や処理回路とコントローラ
３０３９とを連結するバス、３０５４は出力機器に対す
るデータ線、３０５５は出力機器に対する同期信号線、
および３０５６は通信線である。

次に、第１図の装置の各部の動作を説明する。

光源３００１は例えばハロゲンランプのような光源であ
り、光源３００１からの出射光は熱線吸収フィルタ３０
０２および照明光学系３００３を通ってフィルムキャリ
ア３００６に搭載した３５ｍｍ写真フィルムのような透
過原稿３００７を照明する。透過原稿−３００７の像は
、可動ミラー３゜Ｏ８により光路が切り換えられること
により、■　投影レンズ３０１１とミラー３０１２．３
０１３を通ってスクリーン３ｏ１４上、または、■　ミ
ラー３００９．撮像レンズ３０１０．および３ラインセ
ンサ３０６０上に投影される。

上述の■動作モードの場合において、各ＣＣＤラインセ
ンサ３０６１カラー３０６３はタイミングジェネレータ
３ｏ５２のクロックにより同期をとって駆動され、各Ｃ
ＣＤラインセンサの出力信号はアナログ回路３０２５人
力される。ＣＯＤ位置合せＩ＄１１３０６１：！−１３
ラインセンサ３ｏ６゜のレシストレエーション合せをす
るためのもので、少なくとも一度以上調整動作をする必
要がある。アナログ回路３０２５は、増幅器とＡ／Ｄ（
アナログ／デジタル）変換器とから構成され、その増幅
器で増幅された信号をタイミングジェネレータ３０５２
から出力されるＡ／Ｄ変換のためのタイミングクロック
に同期してＡ／Ｄ変換器でＡ／Ｄ変換する。

このようにして、アナログ回路３０２５から８カされる
　Ｒ，Ｇ、Ｂの各デジタル信号に対して次にダーク処理
回路３０２７により暗信号のレベル補正をかけ、続いて
シェーディング・ヒスト回路５０で主走査方向ののシェ
ーディング補正を行い、さらに画素ずれ補正回路３０５
９で副走査方向の画素ずれを、例えばＦＩＦＯ（ファー
ストイン・ファーストアウト）バッファで遅延量をずら
すことにより補正する。

次のルックアップテーブル３０３１では、テーブル参照
により、輝度リニアな信号（Ｒ，Ｇ、Ｂ信号）をＹ、Ｍ
、Ｃの濃度信号に変換したり、任意のγ変換したりする
。ルックアップテーブル３０３１の書き込みはコントロ
ーラ３０３９内部のＣＰＵによって制御し、ヒストグラ
ム演算回路３０で予め求めた各色の輝度分布に基づいて
各色ＬＵＴのγカーブが決められ、コントローラ３０３
９により書き込まれる。

３０３２〜３０３７は、主にカラーレーザ複写機のよう
なプリンタで用いるＹ、Ｍ、Ｃ，Ｂｋ（ブラック）の４
色により画像を出力するための画像処理回路を構成する
。ここで、最小値検８回路３０３２．マスキング回路３
０３４．ルックアップテーブル３０３３、およびＵＣＲ
回路３０３５の組み合わせでプリンタのマスキングとＵ
ＣＲ（下色除去）を行なう。

次に、濃度変換回路３０３６により各濃度信号のテーブ
ル変換を行ない、さらに変倍処理回路３０３７により主
走査方向の変倍処理を行ない、その変倍処理後のＹ’　
、Ｍ’　、Ｃ′Ｂｋ′信号をインターフェース回路３０
３８を介して出力機器のプリンタ（図示しない）へ送る
。インターフェース回路３０３８は、出力機器に対する
データ線３０５４と同期信号ＩＩ　３０５５、例えばＲ
５２３２Ｃなどの制御コマンド通信線とが接続されてお
りまた通信！Ｉ　３０５６を介して一般のコンピュータ
（例えば、パーソナルコンピュータとも通信可能となっ
ている。

一方、ランプ位置駆動源３０５１は光源のランプ３００
１を交換する際にランプ位置を調整するためのものであ
り、操作部３０４１でのキー人力操作に応じてマニュア
ル又は自動によりランプ３００１の位置決めをする。ラ
ンプ光量制御部３０５０及びレンズ絞り制御部３０４３
は３ラインセンサ３０３６上に投影される像の受光量を
調整する。また、ミラー駆動部３０４５は可動ミラー３
００８を制御して、透過原稿３００７の像をスクリーン
３０１４に導くか、または３ラインセンサ３０６０に導
くかのいずれかに切り換えるための光路変換を行なう。

スクリーン３０１４上に透過原稿３００７の像を投影す
る動作モード■の場合では、スクリーン３０１４に表示
した画像に対してトリミングを指示するために、トリミ
ング枠表示制御部３０４６によりトリミング領域を表示
するトリミング枠表示器３０１５を制御し、タッチパネ
ル制御部３０４７によりトリミング領域を入力するタッ
チパネル３０１６を制御する。

また、レンズピント調節部３ｏ８４により撮像レンズ３
０１０の光軸方向の位置等を制御して、３ラインセンサ
３０６０やスクリーン３０１４に投影される像のピント
（焦点）を調節する９調整用信号発生＠１３０２６はア
ナログ回路３ｏ２５の調整を行なう時に橡準信号として
入力する信号を発生する。

次に、本装置の全体の制御動作について説明する。

第２図は第１実施例のコントローラ３ｏ３９による制御
動作を説明するフローチャートである。

なお、このフローチャートの制御手順はコントローラ３
０３９の内部のＲＯＭに格納されているものとする。

準備動作：電源スィッチ（図示しない）をＯ’Ｎにする
と、コントローラ３ｏ３９は各部の初期化を行なうとと
もにシェーディング補正回路に含まれるＲＡＭを介して
シェーディングデータの入力を行ない（ステップＳｌ）
、インターフェース回路３０３８を介して外部機器から
または操作部３０４１から入力するコマンド待ち状態と
なる。この状態で透過原稿３００７を装着したフィルム
キャリア３００６をホルダ３０８０の定位値に装着する
と、キャリア判定回路３０８５からポジキャリア又はネ
ガキャリアのいずれが定位値に装着されたかを示す判定
信号がコントローラ３０３９に伝達されるとともに、光
源３００１により熱線吸収フィルタ３００２及びコンデ
ンサレンズ等を含む照明光学系３００３を通して照明さ
れた透過原稿３００７の像が、可動ミラー３００８及び
投影レンズ３０１１とミラー３０１２．３０１３を通し
てスクリーン３０１４上に投影される。

透過原稿３００７にはネガフィルムのものとポジフィル
ムのものがあり、フィルムの種類はフィルムキャリア３
００６をホルダ３０８０に装着したときにキャリア判定
回路３０８５で判別されるが、ネガ用キャリアにポジフ
ィルムを装着したり、ポジ用キャリアにネガフィルムを
装着した場合にはフィルムキャリア３００６から検知し
たネガ／ポジの判定結果を強制的に偏向したいことがあ
るので、そのために、表示部３０４２にネガ／ポジを反
転するか否かのメツセージを出力しくステップＳ２）、
操作部３０４０からの動作モードの反転の有無の指示入
力を行なう（ステップＳ３）。

次に、画像のトリミングをしたい時には操作部３０１４
から、またはインターフェース回路３０３８を介して外
部機器からコントローラ３０３９に対してトリミングを
指示すると（ステップＳ４）、コントローラ３０３９は
バス３０３５を介してタッチパネル制御部３０４７に対
してトリミング情報の入力コマンドを送り、タッチパネ
ル制御部３０３４にタッチパネル３０１６から入力され
たトリミング情報をバス３０５３を介してコントローラ
３０３９に取り込み、コントローラ３０３９はその取り
込んだトリミング情報をもとに作ったトリミング枠制御
情報をバス３０５３を介してトリミング枠表示制御部３
０４６に送って、トリミング領域を表示させる（ステッ
プＳ５）。

次に操作部３０１４から、またはインターフェース回路
３０３８を介して外部機器からコントローラ３０３９に
対して画像読取開始を指令すると、画像読取が開始され
、次の手順に従って行なわれる（ステップＳ６）。

光路切換：まず、コントローラ３０３９はミラー駆動部
３０４５へ駆動制御信号を出力することにより、可動ミ
ラー３００８を動かし、透過原稿３００７の像がミラー
３００９および撮像レンズ３０１０によって各ＣＣＤラ
インセンサ３０６１〜３０６３上に導かれるように光路
を切換える（ステップＳ７）。

ダーク補正信号セット二次にダーク補正回路３０２７に
ダーク補正情報をセットするために、コントローラ３０
３９により、ランプ光量制御回路３０５０を制御してラ
ンプを消灯するか、あるいはまた副走査制御部３０４９
を制御してＣＣＤユニット３００４を各ＣＣＤラインセ
ンサ３０６１〜３０６３が遮光されるような遮光位置に
動かす（ステップＳ８の前段）。つづいて、コントロー
ラ３０３９によりダーク補正回路３０２７を制御し、ア
ナログ回路３０２５を介してデジタル信号に変化されて
出力されて（る信号をもとにダーク補正回路３０２７の
ダーク補正信号をセットアツプする（ステップＳ８の後
段）。

自動色調整：続いて、コントローラ３ｏ３９によりラン
プ光量制御回路３０５０を制御してランプ３００１を点
灯し、ヒストグラム作成用ＲＡＭのワーク領域をクリア
しておき（ステップ５１０）、続いて高速に副走査させ
ながら予め決められている領域内で各色輝度のサンプリ
ングを行なう。各色ビデオ信号をシェーディング・ビス
トロ路５０でライン毎にサンプリングしなからＣＰＵに
入力し、各色のヒストグラムを作成する（ステップ５１
１）。

ヒストグラム演算で作られたヒストグラムをもとに、Ｌ
ＵＴ３０３１．ランプ光量制御回路３゜５０、レンズ絞
り制御部３ｏ４３を制御して好ましい画像再生ができる
ように色調整を行なう（ステップ５１２）。

ＡＦ（オートフォーカス）二次にダーク補正回路３０２
７によりダーク補正をかけた信号を、シェーディング補
正回路３０２８のＲＡＭを介してコントローラ３０３９
に取り込みながら、その取り込んだ信号の情報のもとに
レンズ距離環制御部３０４４を制御して撮像レンズ３０
１０のピントを合せる（ステップ５１３）。

シェーディング補正データセット：続いて、シェーディ
ング・ヒスト回路５０にステップＳ１で入力したシェー
ディングデータから作ったシェーディング補正データを
セットする（ステップ５１５）。

選択：次に、画素ずれ補正回路３０５９に画素ずれ補正
量を設定する（ステップ８１６）。また、ルックアップ
テーブル３０３１．３０３３に対しルックアップテーブ
ルの種類を選択し、マスキング回路３０３４に対しマス
キングの種類を選択し、ＵＣＲ回路３０３５に対しＵＣ
Ｒの有無を選択し、濃度変換回路３０３６に対し濃度変
換の種類を選択し、変倍処理回路３０３７に対し変倍、
シャープネスの種類を選択する（ステップ５１７）。さ
らに、ランプ光量制御回路３０５０を介してランプ光量
が適切になるように制御し、副走査制御部３０４９に副
走査速度とトリミング情報を送ってセンサ３０６０を副
走査開始位置に移動し、待機させる（ステップ５１８）
。

データ出力Ａ：操作部３０４１からの読取開始指令にも
とづく動作では（ステップ５１９）、インターフェース
回路３０３８を介して図示しない圧力機器に対してスタ
ートを指令しくステップ５２０）、出力機器からの同期
信号にもとづいて副走査を開始しくステップ５２２）、
出力機器と同期をとりながら撮像し、処理した画像デー
タをインターフェース回路３０３８を介して出力する（
ステップ５２３）。

データ出力Ｂ：インターフェース回路３０３８を介して
の読取開始指令にもとづ（読取動作では（ステップ５１
９）、インターフェース回路３０３８を介して図示しな
い出力機器に対して準備完了を報告しくステップＳ２１
）、出力機器からの同期信号に基づいて副走査を開始し
くステップ５２２）、出力機器と同期をとりながら撮像
し、処理した画像データをインターフェース回路３０３
８を介して出力する（ステップ５２３）。

第３Ａ図、第３Ｂ図は第１図のフィルムキャリア３００
６の詳細を示す図であり、３００６Ａはポジ用フィルム
キャリア、３００６Ｂはネガ用フィルムキャリアである
。また、３０１０はポジ用フィルムキャリア３００６Ａ
が定位値（すなわちスライドマウントに収納されたポジ
フィルムがホルダ３０８０の中央に来る位置）にあるこ
とを示すための穴であり、かつポジ用フィルムキャリア
であることも示す。さらに、３１０２はネガ用フィルム
キャリア３００６Ｂが上記の定位値にあることを示すた
めの穴であり、同様にネガ用フィルムキャリアであるこ
とも示す。穴３０１０と３０１２とはそれぞれフィルム
キャリアに形成された位置が異なっている。

以上説明したように、第１実施例によれば、ヒストグラ
ムのをとるためのバッファメモリをシェーディング補正
用のＲＡＭと共用したことにより、バッファメモリのよ
うなＲＡＭの追加なせずにヒストグラムの作成が可能で
あって且つ低コスト化できる。

〈第２実施例〉 次に、第２実施例について説明する。

第４図は第２実施例の要部である第１実施例のシェーデ
ィング・ヒスト回路５０の別の構成を示すブロック図で
ある。同図中のシェーディング・ヒスト回路を５０′で
表し、実際には、シェーディング・ヒスト回路５０′を
ＲＧＢ独立に３回路を使う。

本実施例の回路５０′を使うことによりＣＰＵのワーク
ＲＡＭ上でヒストグラムを作成しなくて済む。

５１はＲまたはＧまたはＢのビデオ信号ＶＩＮのサンプ
リングをし、データを一時的に保持するためのレジスタ
でサンプルパルス発生回路６０から発生されるサンプル
クロックＳＣＫによりデータのサンプルが行なわれる。

６２はアドレスデコーダ、５２はセレクタで、コントロ
ーラ３０３９のＣＰＵアドレスバスＡとレジスタ５１に
保持されたビデオ信号とをモードレジスタ６１からのセ
レクト信号ＳＥＬによって切換える。、５３はＲＡＭで
セレクタ５２で選択された信号がアドレス端子に入力さ
れ、書込・読出制御回路５６から印加されるＲＡＭ制御
信号ＲＣＮにより書き込み及び読み出しが制御される。

ＲＡＭ５３のデータ端子は、データ線ＲＤＴを介してカ
ウントアツプ回路５４につながるとともに、バッファ５
５を介してＣＰＵのデータバスＤにつながっている。カ
ウントアツプ回路５４は書込・読出制御回路５６から発
生されるカウントアツプ制御信号ＣＵＣによって制御さ
れ、データ線ＲＤＴからデータを入力し、カウントアツ
プしてデータセレクタ５７を介しデータ線ＲＤＴに出力
する。バッファ５５は書込・読出制御回路５６により制
御され、ＣＰＵのデータバスＤのデータをＲＡＭ５３に
印加したり、ＲＡＭ５３のデータをｃｐＵデータバスに
導いたりする。

データ線ＲＤＴ上へのデータの出力は、ＲＡＭ５３、デ
ータセレクタ５７からの８力がぶつからないように書込
・読出制御回路５６によって制御される。

書込・読出制御回路５６は、ＣＰＵのアドレスＡ、ＣＰ
ＵのデータＤ、領域信号ＡＲ，画素クロックＶＣＫ、Ｃ
ＰＵからのメモリリードＭＲ，メモリライトＭＷ信号及
びチップセレクト信号Ｏ８の入力によってシェーディン
グ補正及びヒストグラム演算を制御する。

ヒストグラムの演算は以下のようにして行なう。

ステップＯ：モードレジスタ６１に０を書き込む。これ
はＣＰＵからアドレスバスＡ、データバスＤを介して書
き込む。動作モードＯはＣＰＵからＲＡＭ５３が直接ア
クセスできるＣＰＵアクセスモードである。次に、ＣＰ
Ｕから各ＲＡＭに対してオールＯを書き込み、ＲＡＭを
クリアする。

ステップ１２次に動作モード１をモードレジスタに書き
込み、ヒストグラム演算モードにすると、エリア信号Ａ
Ｒがアクティブになっている間のデータのヒストグラム
がとられる。

（ステップｌのフェーズ１） ＡＲがアクティブな間、画素クロックＶＣＬに同期して
サンプルクロックＳＣＫが出力され、例えば８画素に１
回サンプルパルスが発生され、ＶＩＮのデータがＡＲが
アクティブな間８画素に１回サンプルされる。

このとき、アドレスセレクタ５２はレジスタ５１のデー
タがＲＡＭ５３に印加されるようセレクトされている。

ＲＡＭ５３は読み出し可能な状態になっていて、バッフ
ァ５５は出力禁止となっている。

カウントアツプ回路５４は入力状態になっていて、次の
ＶＣＫの立上りに同期”してＲＡＭ５３から出力される
データを入力する。

（ステップ１のフェーズ２） 次に、カウントアツプ回路ではフェーズ１で入力したデ
ータを“１”カウントアツプし、ＣＵＣの制御で画素ク
ロックＶＣＫに同期してデータセレクタ５７を介してデ
ータ線ＲＤＴに出力する。

このとき、ＲＡＭ５３は入力可能状態になっていて、前
記データが書き込まれる。

（ステップ１のフェーズ３） 次に、データがレジスタ５１にサンプルされるまで待機
する。この間はＲＡＭ、カウントアツプ回路は出力禁止
となっている。また、データの入力もされない。

次に、ステップ１のフェーズ１〜３を繰り返す。

ステップ２：全領域のデータサンプルが終了したことを
ＣＰＵが判定し、動作モード０を再設定し、ＲＡＭ５３
のデータが読めるようにし、必要な時にＣＰＵにより読
み出される。カウントアツプ回路５４は加算器またはカ
ウンタとをトライステートバッファ等で構成できる。

シェーディングデータ入力時は、水平同期信号５ＹＮＣ
に同期してカウンタ５８をリセットするとともに、画素
クロックＶＣＫによってカウントアツプする。モードレ
ジスタ６１には２を書き込む。この時、ＶＩＮのデータ
はデータセレクタ５７を介してＲＡＭ５３のデータバス
に入力されるとともに、カウンタ５８から出力されるカ
ウント値が、アドレスセレクタ５２を介してＲＡＭのア
ドレス端子に印加され、ＲＣＮに含まれるライトパルス
によりＲＡＭ５３にシェーディングデータが書き込まれ
る。

シェーディング補正時はＣＰＵからモードＯでシェーデ
ィング補正データをＲＡＭ５３に書き込んでおく。次に
、モードレジスタ６１に３を書き込むと、カウンタ５８
の出力がアドレスセレクタ５２を介してＲＡＭ５３のア
ドレス端子に印加され、ＲＡＭ５３のデータ端子からシ
ェーディング補正データが出力され乗算回路５９に印加
されてＶＩＮと乗算されてシェーディング補正されてＶ
ｏｕｔに出力される。

く第３実施例〉 次に、第３実施例について説明する。

第５図は第３実施例の要部である第２実施例のシェーデ
ィング・ヒスト回路５０’の別の構成を示すブロック図
である。第２図と同じ番号のものは同じ機能を有する。

本実施例では自動クリアモードとサンプル数のカウンタ
を追加しである。

クリアそ一ド：モードレジスタに４を書き込むとデータ
セレクタは“Ｏ”をセレクトし、ＲＡＭ５３のデータバ
スＲＤＴ！、ｆｉ力する。カウンタ５８により５ＹＮＣ
に同期してＶＣＫでアドレスをカウントアツプし、アド
レスカウンタ５８の出力をアドレスセレクタ５２を介し
てＲＡＭ５３のアドレス端子に入力するとともに、書込
・読出制御回路５６′からＲＡＭの書き込みパルスを出
力することによりＲＡＭ５３をクリアする。

サンプル数のカウント：はしめに、モードレジスタ６１
に５を書き込むとカウンタ６３が非同期クリアされる。

つづいて、モード１でヒストグラムを作成すると、サン
プルパルス発生回路６３からエリア信号ＡＲがハイのと
きサンプルパルスＳＣＫが出力される。ＳＣＫをカウン
タ６３のクロック入力として、カウントアツプすること
によって、サンプル数を得ることができる。

カウント数の読み出しは、カウンタ６３読出し用アドレ
スをＣＰＵアドレスバスにＣＰＵから出力し、デコーダ
６２でデコードしてセレクタ６４とトライステートバッ
ファ５５を介してカウンタ出力をＣＰＵデータバスに導
くことによってＣＰＵに送ることができる。

なお、ヒストグラムのカウント値はサンプル数が多い場
合、１バイトでは足りないので、ＲＡＭ６３は１つの階
調データのヒストグラムを、例えば４バイトでとるよう
にする。このとき、８ＫＸ８ｂｉｔのＲＡＭを使おうと
すると、４ケ必要になってしまうので、１つの階調に対
して４つのアドレスを割り当て、同一階調に対して４回
ずつ順次読出してカウントアツプし、順次戻すようにす
ると、ＲＡＭの個数を少なく、省スペースになる。

カウントアツプの方法は、４バイトデータを回バイトか
ら読み出しながら、順次カウントアツプしながら書き込
んでもよい（このときはカウントアツプ回路の中にキャ
リーを残すようにすれば簡単に構成できる）し、順に読
み出して４バイトをそろえてから１加算して、加算結果
を順にＲＡＭに書き込んでもよい。

また、カウントアツプはアダーを使ってもよいし、カウ
ンタを使ってもよい。

［発明の効果］ 以上説明したように、本発明によれば、バッファメモリ
のようなＲＡＭの追加をせずにヒストグラムの作成が可
能であって且つ低コスト化できる。

【図面の簡単な説明】

第１図は本発明の第１実施例の画像読取装置の全体の構
成を示すブロック図、 第２図は第１実施例のコントローラ３０３９による制御
動作を説明するフローチャート、第３Ａ図、第３Ｂ図は
第１図のフィルムキャリア３００６の詳細を示す図、 第４図は第２実施例の要部である第１実施例のシェーデ
ィング・ヒスト回路５０の別の構成を示すブロック図、
そして、 第５図は第３実施例の要部である第２実施例のシェーデ
ィング・ヒスト回路５０′の別の構成を示すブロック図
である。 図中、５０・・・シェーディング・ヒスト回路、５１・
・・レジスタ、５２・・・アドレスセレクタ、５３・・
・ＲＡＭ、５４・・・カウントアツプ回路、５５・・・
バッファ、５６．５６′・・・書込・読出制御回路、５
７・・・データセレクタ、５８．６３・・・カウンタ、
５９・・・乗算回路、６０・・・サンプルパルス発生回
路、６１・・・レジスタ、６２・・・デコーダ、６４・
・・セレクタ、６５・・・トライステートバッファ、３
００１・・・光源、３００２・・・熱線吸収フィルター
、３００３・・・照明光学系、３００６・・・フィルム
キャリア、３００７・・・透過原稿、３００８・・・可
動ミラー、３００９，３０１２．３０１３・・・ミラー
　３０１０・・・撮像レンズ、３０１１・・・投影レン
ズ、３０１４・・・スクリーン、３０１５・・・トリミ
ング枠表示器、３０１６・・・タッチパネル、３０１７
・・・ランプ保持部材、３０２５・・・アナログ回路、
３０２６・・・調整用信号発生源、３０２７・・・ダー
ク補正回路、３０３１・・・ルックアップテーブル、３
０３２・・・最小値検出回路、３０３３・・・ＬＵＴ、
３０３４・・・マスキング回路、３０３５・・・ＵＣＲ
回路、３０３６・・・濃度変換回路、３０３７・・・変
倍処理回路、３０３８・・・Ｉ／Ｆ、３０３９・・・コ
ントローラ、３０４１・・・操作部、３０４２・・・表
示部、３０４５・・・ミラー駆動部、３０４６・・・ト
リミング枠制御部、３０４７・・・タッチパネル制御部
、３０４９・・・副速査制御部、３０５０・・・ランプ
光量制御回路、３０５１・・・ランプ位置駆動源、３０
５２・・・タイミングジェネレータ、３０５３・・・バ
ス、３０５４・・・データ線、３０５５・・・同期信号
線、３０５６・・・通信線、３０５９・・・画一ずれ補
正回路、３０６０・・・ラインセンサ、３０６１，３０
６２゜３０６３・・・ＣＣＤラインセンサ、３０６４・
・・ＣＣＤ位置合せ機構、３０８４・・・レンズピント
調節部、３１０１．３１０２・・・穴であるつ七ｒ四ζ
； ３００６Ａ ノ 第 ３Ａ図 第 ３Ｂ図

Claims (1)

1. 【特許請求の範囲】 原稿画像を読み取りビデオ信号を入力する入力手段と、 前記入力手段で入力したビデオ信号に基づいてヒストグ
   ラムを作成するヒストグラム作成手段と、 前記ヒストグラム作成手段で作成したヒストグラムに基
   づいてシェーディング補正を行なうシェーディング補正
   手段とを含む画像読取装置において、 前記ヒストグラム作成手段と前記シェーディング補正手
   段とを同一メモリ上で実行する実行手段を有したことを
   特徴とする画像読取装置。