JPH04127540A - 絶縁ゲート電界効果トランジスタ - Google Patents
絶縁ゲート電界効果トランジスタInfo
- Publication number
- JPH04127540A JPH04127540A JP24909290A JP24909290A JPH04127540A JP H04127540 A JPH04127540 A JP H04127540A JP 24909290 A JP24909290 A JP 24909290A JP 24909290 A JP24909290 A JP 24909290A JP H04127540 A JPH04127540 A JP H04127540A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- rings
- field
- effect transistor
- gate field
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005669 field effect Effects 0.000 title claims abstract description 13
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 14
- 229920005591 polysilicon Polymers 0.000 claims abstract description 14
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 9
- 229910052782 aluminium Inorganic materials 0.000 claims description 9
- 238000009751 slip forming Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 abstract description 11
- 230000015556 catabolic process Effects 0.000 abstract description 7
- 230000006866 deterioration Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 7
- 239000012535 impurity Substances 0.000 abstract description 4
- 238000010438 heat treatment Methods 0.000 abstract description 3
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 230000002093 peripheral effect Effects 0.000 abstract description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 2
- 238000005247 gettering Methods 0.000 abstract description 2
- 229910052710 silicon Inorganic materials 0.000 abstract description 2
- 239000010703 silicon Substances 0.000 abstract description 2
- 239000000758 substrate Substances 0.000 abstract description 2
- 238000000034 method Methods 0.000 abstract 2
- 238000012986 modification Methods 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 230000000903 blocking effect Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000007373 indentation Methods 0.000 description 1
- 239000008188 pellet Substances 0.000 description 1
Landscapes
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は絶縁ゲート電界効果トランジスタに関し、特に
外周部にフィールドリングを設けたトランジスタに関す
る。
外周部にフィールドリングを設けたトランジスタに関す
る。
従来の絶縁ゲート電界効果トランジスタは高耐圧を得る
ために外周部にフィールドリングを設ることが多い０例
えば、第７図にＮチャネルトランジスタの例を示すよう
に、Ｎ゛型シリコン基板１上に成長されたＮ型エピタキ
シャル層２には、図には現れないＮチャネルトランジス
タを形成しており、その外周部の表面には選択イオン注
入法によりＰ型不純物を注入し、かっ熱処理の押込みに
より複数本のＰ型フィールドリング４を形成している。
ために外周部にフィールドリングを設ることが多い０例
えば、第７図にＮチャネルトランジスタの例を示すよう
に、Ｎ゛型シリコン基板１上に成長されたＮ型エピタキ
シャル層２には、図には現れないＮチャネルトランジス
タを形成しており、その外周部の表面には選択イオン注
入法によりＰ型不純物を注入し、かっ熱処理の押込みに
より複数本のＰ型フィールドリング４を形成している。
なお、３は酸化膜、８はドレイン電極、９はソース電極
である。
である。
このようなフィールドリングを備えたトランジスタの設
計耐圧は、外周部のフィールドリング４に沿って拡がる
空乏層６の電界強度を考慮し、フィールドリング４の深
さ７間隔９幅２本数によって決まり、フィールドリング
４に耐圧を分散させその耐圧の合計が設計耐圧となる。
計耐圧は、外周部のフィールドリング４に沿って拡がる
空乏層６の電界強度を考慮し、フィールドリング４の深
さ７間隔９幅２本数によって決まり、フィールドリング
４に耐圧を分散させその耐圧の合計が設計耐圧となる。
例えば、５００Ｖの高耐圧を得る場合、フィールドリン
グ４の深さを４μｍとすれば、マスク寸法に対して横方
向に拡散するので、フィールドリング４の間隔Ａは２μ
ｍと狭くなるが、フィールドリング３本で、かつ外周部
幅２４０μｍの設計が可能となる。
グ４の深さを４μｍとすれば、マスク寸法に対して横方
向に拡散するので、フィールドリング４の間隔Ａは２μ
ｍと狭くなるが、フィールドリング３本で、かつ外周部
幅２４０μｍの設計が可能となる。
この従来の絶縁ゲート電界効果トランジスタでは、５０
０ｖ以上の高耐圧を得る場合に、フィールドリング４の
拡散深さを４．０μｍとすればベレット面積に対する外
周部の面積の比率が減少できるが、フィールドリング４
の深さによってフィールドリングの間隔が狭くなる。こ
のため、常温では耐圧に問題は生じないが、高温時には
外部からのイオンの影響を受け、フィールドリング４間
のＮ型エピタキシャル層２の表面にＰ現反転層が形成さ
れて隣接フィールドリング４間が短絡し、て各フィール
ドリング４の独立性が損なわれて耐圧劣化が生じるとい
う問題がある。
０ｖ以上の高耐圧を得る場合に、フィールドリング４の
拡散深さを４．０μｍとすればベレット面積に対する外
周部の面積の比率が減少できるが、フィールドリング４
の深さによってフィールドリングの間隔が狭くなる。こ
のため、常温では耐圧に問題は生じないが、高温時には
外部からのイオンの影響を受け、フィールドリング４間
のＮ型エピタキシャル層２の表面にＰ現反転層が形成さ
れて隣接フィールドリング４間が短絡し、て各フィール
ドリング４の独立性が損なわれて耐圧劣化が生じるとい
う問題がある。
本発明の目的は、このような耐圧劣化を防止した絶縁ゲ
ート電界効果トランジスタを提供することにある。
ート電界効果トランジスタを提供することにある。
本発明の絶縁ゲート電界効果トランジスタは、少なくと
も外周部に設けた複数本のフィールドリング間の上に電
気的に分離された導電層を形成している。
も外周部に設けた複数本のフィールドリング間の上に電
気的に分離された導電層を形成している。
この場合、導電層は複数本のフィールドリング上にわた
って連続した状態で形成してもい。
って連続した状態で形成してもい。
また、導電層は、例えばポリシリコン層またはアルミニ
ウム層で形成する。
ウム層で形成する。
本発明によれば、導電層によって外部イオンをブロック
することで、各フィールドリング間にチャネルが形成さ
れることを防止し、耐圧劣化を防止する。
することで、各フィールドリング間にチャネルが形成さ
れることを防止し、耐圧劣化を防止する。
次に、本発明を図面を参照して説明する。
第１図は、本発明の絶縁ゲート電界効果トランジスタの
第１実施例の断面図であり、特にその外周部の断面図で
ある。同図に示すように、Ｎ゛型シリコン基板１上にＮ
型エピタキシャル層２を成長し、Ｐ型不純物を選択イオ
ン注入法により注入し、さらに熱処理して押込みを行う
ことにより複数本のＰ型フィールドリング４を形成して
いる。
第１実施例の断面図であり、特にその外周部の断面図で
ある。同図に示すように、Ｎ゛型シリコン基板１上にＮ
型エピタキシャル層２を成長し、Ｐ型不純物を選択イオ
ン注入法により注入し、さらに熱処理して押込みを行う
ことにより複数本のＰ型フィールドリング４を形成して
いる。
そして、このフィールドリング４の上に形成した酸化膜
３の上に導電層としてポリシリコン層５を形成し、さら
にこのポリシリコン層５を絶縁１ａ７で被覆している。
３の上に導電層としてポリシリコン層５を形成し、さら
にこのポリシリコン層５を絶縁１ａ７で被覆している。
このポリシリコン層５は他とは電気的に分離された状態
とされている。
とされている。
この構成によれば、フィールドリング４の上方にはポリ
シリコン層５が形成されており、このポリシリコン層５
はゲッターリング効果により、外部イオンを効率よく吸
収してブロックするため、高温時における外部イオンに
よってフィールドリング４間のＮ型エピタキシャル層２
の表面にＰ現反転層が形成されることはない、これによ
り、外周部の面積を減らすために例えばフィールドリン
グ４の深さを４μとした場合に、フィールドリング４の
間隔Ａは２μと狭くなるが、Ｐ現反転層の形成が防止さ
れて隣接するフィールドリング４の短絡が防止されるた
めに、フィールドリング４間に拡がる空乏層６により各
フィールドリング４に分散された電圧は正常に働き、高
耐圧を得ることができる。
シリコン層５が形成されており、このポリシリコン層５
はゲッターリング効果により、外部イオンを効率よく吸
収してブロックするため、高温時における外部イオンに
よってフィールドリング４間のＮ型エピタキシャル層２
の表面にＰ現反転層が形成されることはない、これによ
り、外周部の面積を減らすために例えばフィールドリン
グ４の深さを４μとした場合に、フィールドリング４の
間隔Ａは２μと狭くなるが、Ｐ現反転層の形成が防止さ
れて隣接するフィールドリング４の短絡が防止されるた
めに、フィールドリング４間に拡がる空乏層６により各
フィールドリング４に分散された電圧は正常に働き、高
耐圧を得ることができる。
第２図は、本発明の第２実施例を示しており、第１実施
例と同一部分には同一符号を付しである。
例と同一部分には同一符号を付しである。
この実施例では、前記ポリシリコン層５に代えて、フィ
ールドリング４上の酸化膜３の表面にアルミニウム層５
Ａを形成している。このアルミニウム層５Ａによっても
、第１実施例のポリシリコン層５と同様に、高温時に外
部からのイオンをブロックするため、各フィールドリン
グ４間のＮ型エピタキシャル層２の表面のＰ現反転層の
形成を防止し、同等の耐圧劣化防止効果が得られる。
ールドリング４上の酸化膜３の表面にアルミニウム層５
Ａを形成している。このアルミニウム層５Ａによっても
、第１実施例のポリシリコン層５と同様に、高温時に外
部からのイオンをブロックするため、各フィールドリン
グ４間のＮ型エピタキシャル層２の表面のＰ現反転層の
形成を防止し、同等の耐圧劣化防止効果が得られる。
第３図は前記第１実施例の変形例を示す断面図である。
この実施例では、ポリシリコン層５をフィールドリング
４間、換言すれば、フィールドリング４間のＮ型エピタ
キシャル層２上のみに形成したものである。すなわち、
各フィールドリング４間のＮ型エピタキシャル層２に対
して外部イオンが影響しないようにすれば本発明の目的
が達成されるため、この部分における外部イオンの影響
を防止するように構成したものである。
４間、換言すれば、フィールドリング４間のＮ型エピタ
キシャル層２上のみに形成したものである。すなわち、
各フィールドリング４間のＮ型エピタキシャル層２に対
して外部イオンが影響しないようにすれば本発明の目的
が達成されるため、この部分における外部イオンの影響
を防止するように構成したものである。
このように構成しても、前記各実施例と同様の効果を得
ることができる。したがって、ポリシリコン層５に代え
て、第４図のようにアルミニウム層５Ａを各フィールド
リング４間のＮ型エピタキシャル層２上にのみ形成して
もよい。
ることができる。したがって、ポリシリコン層５に代え
て、第４図のようにアルミニウム層５Ａを各フィールド
リング４間のＮ型エピタキシャル層２上にのみ形成して
もよい。
さらに、第５図はポリシリコン層５とアルミニウム層７
を組み合せた構成であり、第１図のボリシ＋ｊ ：１７
層５と、第２図のアルミニウム層５Ａとを上下に配設し
た構成としている。また、第６図は、第３図のポリシリ
コン層５と第２図のアルミニウム層５Ａとを上下に配設
した構成である。
を組み合せた構成であり、第１図のボリシ＋ｊ ：１７
層５と、第２図のアルミニウム層５Ａとを上下に配設し
た構成としている。また、第６図は、第３図のポリシリ
コン層５と第２図のアルミニウム層５Ａとを上下に配設
した構成である。
これらいずれの実施例においても、高温時に外部からの
イオンをブロックし、前記各実施例と同様に耐圧劣化を
防ぐことができる。
イオンをブロックし、前記各実施例と同様に耐圧劣化を
防ぐことができる。
以上説明したように本発明は、外周部に設けた複数本の
フィールドリング間の上、あるいはフィールドリング上
にわたってそれぞれ電気的に分離された導電層を形成し
ているので、導電層が外部イオンをブロックして各フィ
ールドリング間にチャネルが形成されることを防止でき
、トランジスタにおける耐圧劣化を防止することができ
る効果がある。
フィールドリング間の上、あるいはフィールドリング上
にわたってそれぞれ電気的に分離された導電層を形成し
ているので、導電層が外部イオンをブロックして各フィ
ールドリング間にチャネルが形成されることを防止でき
、トランジスタにおける耐圧劣化を防止することができ
る効果がある。
第１図は本発明の第１実施例の断面図、第２図は本発明
の第２実施例の断面図、第３図は第１実施例の変形例を
示す断面図、第４図は第２実施例の変形例を示す断面図
、第５図および第６図はそれぞれ異なる他の実施例の断
面図、第７図は従来構造の断面図である。 ■・・・Ｎ“型シリコン基板、２・・・Ｎ型エピタキシ
ャル層、３・・・酸化膜、４・・・Ｐ型フィールドリン
グ、５・・・ポリシリコン層、５Ａ・・・アルミニウム
層、６・・・空乏層、７・・・絶縁膜、８・・・ドレイ
ン電極、９・・・ソース電極。 第３ 図 第４ 図 第５ 図 第６ 図
の第２実施例の断面図、第３図は第１実施例の変形例を
示す断面図、第４図は第２実施例の変形例を示す断面図
、第５図および第６図はそれぞれ異なる他の実施例の断
面図、第７図は従来構造の断面図である。 ■・・・Ｎ“型シリコン基板、２・・・Ｎ型エピタキシ
ャル層、３・・・酸化膜、４・・・Ｐ型フィールドリン
グ、５・・・ポリシリコン層、５Ａ・・・アルミニウム
層、６・・・空乏層、７・・・絶縁膜、８・・・ドレイ
ン電極、９・・・ソース電極。 第３ 図 第４ 図 第５ 図 第６ 図
Claims (1)
- 【特許請求の範囲】 １、外周部に複数本のフィールドリングを有する絶縁ゲ
ート電界効果トランジスタにおいて、少なくとも前記各
フィールドリング間の上にそれぞれ電気的に分離された
導電層を形成したことを特徴とする絶縁ゲート電界効果
トランジスタ。 ２、導電層を複数本のフィールドリング上にわたって連
続して形成してなる特許請求の範囲第１項記載の絶縁ゲ
ート電界効果トランジスタ。 ３、導電層をポリシリコン層またはアルミニウム層で形
成してなる特許請求の範囲第１項または第２項記載の絶
縁ゲート電界効果トランジスタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24909290A JPH04127540A (ja) | 1990-09-19 | 1990-09-19 | 絶縁ゲート電界効果トランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP24909290A JPH04127540A (ja) | 1990-09-19 | 1990-09-19 | 絶縁ゲート電界効果トランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04127540A true JPH04127540A (ja) | 1992-04-28 |
Family
ID=17187863
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP24909290A Pending JPH04127540A (ja) | 1990-09-19 | 1990-09-19 | 絶縁ゲート電界効果トランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04127540A (ja) |
Cited By (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697469A (ja) * | 1992-09-17 | 1994-04-08 | Hitachi Ltd | プレーナ接合を有する半導体装置 |
| JP2002368215A (ja) * | 2001-06-12 | 2002-12-20 | Fuji Electric Co Ltd | 半導体装置 |
| JP2004349556A (ja) * | 2003-05-23 | 2004-12-09 | Sanken Electric Co Ltd | 半導体素子 |
| JP2009016482A (ja) * | 2007-07-03 | 2009-01-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| JP2011199223A (ja) * | 2010-03-24 | 2011-10-06 | Mitsubishi Electric Corp | 半導体装置 |
| KR101101579B1 (ko) * | 2009-06-10 | 2012-01-02 | 황채익 | 자가누수진단테이프 및 이를 포함한 자가누수진단장치 |
| JP2013069749A (ja) * | 2011-09-21 | 2013-04-18 | Toyota Motor Corp | 半導体装置 |
| JP2014146765A (ja) * | 2013-01-30 | 2014-08-14 | Fuji Electric Co Ltd | 半導体装置 |
| US9000478B2 (en) | 2011-07-11 | 2015-04-07 | Toyota Jidosha Kabushiki Kaisha | Vertical IGBT adjacent a RESURF region |
| DE10252609B4 (de) * | 2001-11-20 | 2018-02-08 | International Rectifier Corp. | Abschluß für ein Halbleiterbauteil mit MOS-Gatesteuerung mit Schutzringen |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61274366A (ja) * | 1985-05-29 | 1986-12-04 | Tdk Corp | 高耐圧半導体装置 |
-
1990
- 1990-09-19 JP JP24909290A patent/JPH04127540A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61274366A (ja) * | 1985-05-29 | 1986-12-04 | Tdk Corp | 高耐圧半導体装置 |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0697469A (ja) * | 1992-09-17 | 1994-04-08 | Hitachi Ltd | プレーナ接合を有する半導体装置 |
| JP2002368215A (ja) * | 2001-06-12 | 2002-12-20 | Fuji Electric Co Ltd | 半導体装置 |
| DE10252609B4 (de) * | 2001-11-20 | 2018-02-08 | International Rectifier Corp. | Abschluß für ein Halbleiterbauteil mit MOS-Gatesteuerung mit Schutzringen |
| DE10252609B8 (de) | 2001-11-20 | 2018-03-29 | International Rectifier Corp. | Abschluß für ein Halbleiterbauteil mit MOS-Gatesteuerung mit Schutzringen |
| JP2004349556A (ja) * | 2003-05-23 | 2004-12-09 | Sanken Electric Co Ltd | 半導体素子 |
| JP2009016482A (ja) * | 2007-07-03 | 2009-01-22 | Renesas Technology Corp | 半導体装置およびその製造方法 |
| KR101101579B1 (ko) * | 2009-06-10 | 2012-01-02 | 황채익 | 자가누수진단테이프 및 이를 포함한 자가누수진단장치 |
| JP2011199223A (ja) * | 2010-03-24 | 2011-10-06 | Mitsubishi Electric Corp | 半導体装置 |
| US9000478B2 (en) | 2011-07-11 | 2015-04-07 | Toyota Jidosha Kabushiki Kaisha | Vertical IGBT adjacent a RESURF region |
| JP2013069749A (ja) * | 2011-09-21 | 2013-04-18 | Toyota Motor Corp | 半導体装置 |
| US9100000B2 (en) | 2011-09-21 | 2015-08-04 | Toyota Jidosha Kabushiki Kaisha | Semiconductor device |
| JP2014146765A (ja) * | 2013-01-30 | 2014-08-14 | Fuji Electric Co Ltd | 半導体装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2744126B2 (ja) | 半導体装置 | |
| JP2585331B2 (ja) | 高耐圧プレーナ素子 | |
| US4396930A (en) | Compact MOSFET device with reduced plurality of wire contacts | |
| JPH04127540A (ja) | 絶縁ゲート電界効果トランジスタ | |
| KR100555280B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JPH09213939A (ja) | 半導体装置 | |
| JPH0237777A (ja) | 縦型電界効果トランジスタ | |
| JPH04154173A (ja) | 半導体装置 | |
| TW202205442A (zh) | 半導體裝置及半導體裝置的製造方法 | |
| JP2926969B2 (ja) | Ｍｉｓ型電界効果トランジスタを有する半導体装置 | |
| US5550064A (en) | Method for fabricating high-voltage complementary metal-oxide-semiconductor transistors | |
| JPH0410473A (ja) | Ｍｉｓ型電界効果トランジスタを有する半導体装置 | |
| JPS62262462A (ja) | 半導体装置 | |
| KR920009751B1 (ko) | 필드플레이트를 갖춘 반도체 장치 및 그 제조방법 | |
| JPS60175458A (ja) | 半導体装置及びその製造方法 | |
| JP7006389B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2690244B2 (ja) | Ｍｉｓ型高耐圧トランジスタおよびその製造方法 | |
| JP3049725B2 (ja) | Ｍｏｓトランジスタ | |
| KR19990029186A (ko) | 반도체 장치 | |
| JPH02249276A (ja) | 半導体装置 | |
| JPS5837989B2 (ja) | 電界効果半導体装置 | |
| JPH01286367A (ja) | 縦型電界効果トランジスタ | |
| JPH1041402A (ja) | 過電流保護形ｄｍｏｓ ｆｅｔ | |
| JPH0644605B2 (ja) | 高耐圧ｍｏｓ電界効界半導体装置の製造方法 | |
| JPS61203679A (ja) | 高耐圧ｍｏｓトランジスタ |