JPH04127546A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04127546A
JPH04127546A JP2249362A JP24936290A JPH04127546A JP H04127546 A JPH04127546 A JP H04127546A JP 2249362 A JP2249362 A JP 2249362A JP 24936290 A JP24936290 A JP 24936290A JP H04127546 A JPH04127546 A JP H04127546A
Authority
JP
Japan
Prior art keywords
tip
ball
lead
bump
wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2249362A
Other languages
English (en)
Inventor
Mamoru Suwa
諏訪 守
Toshiyuki Yoda
敏幸 誉田
Shunichi Sano
俊一 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd, Fujitsu Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2249362A priority Critical patent/JPH04127546A/ja
Publication of JPH04127546A publication Critical patent/JPH04127546A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/012Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/01Manufacture or treatment
    • H10W72/015Manufacture or treatment of bond wires
    • H10W72/01551Changing the shapes of bond wires
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/0711Apparatus therefor
    • H10W72/07141Means for applying energy, e.g. ovens or lasers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07511Treating the bonding area before connecting, e.g. by applying flux or cleaning
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10WGENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00Interconnections or connectors in packages
    • H10W72/071Connecting or disconnecting
    • H10W72/075Connecting or disconnecting of bond wires
    • H10W72/07531Techniques
    • H10W72/07532Compression bonding, e.g. thermocompression bonding
    • H10W72/07533Ultrasonic bonding, e.g. thermosonic bonding

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 金属パターンと半導体チップのボンディングを行う場合
のリード先端にバンプを形成する半導体装置の製造方法
に関し、 リード上に容易にバンプを形成し、短時間に多品種に対
応可能にすることを目的とし、フィルム上に金属パター
ンを形成し、該金属パターンのリード先端にバンプを設
けてチップとボンディングを行う半導体装置の製造方法
において、ボンディング用キャピラリにワイヤを貫通さ
せ、該ワイヤの先端でボールを形成する工程と、該ボー
ルを、前記リードの先端に圧着する工程と、該ボールを
圧着した近傍に、該ボールより延出する前記ワイヤを圧
着して前記バンプを形成する工程と、を含むように構成
する。また、前記ボールをリード先端に圧着した後、該
ボールの上部を抑圧により平坦にしてバンプを形成する
ように構成する。
〔産業上の利用分野〕
本発明は、金属パターンと半導体チップのボンディング
を行う場合のリード先端のバンプを形成する半導体装置
の製造方法に関する。
近年、半導体装置の需要は多品種少量生産の傾向を示し
、短期納入が要求されてきている。このことはTA B
 (Tape Automated Bonding)
においても同様であり、転写バンプの作製も短時間で行
う必要がある。
〔従来の技術〕
従来、例えばTAB方式と呼ばれる半導体装置の製造は
、ポリイミド膜等でつくられたフィルム状のテープの一
区画に、金属パターンを形成して、そのリードの先端(
フィンガ部分)に相対応するチップの電極パッドを接合
して行われる。この場合の接合は、リード先端又は、チ
ップ電極にバンプを形成して行う。
ここで、リード先端にバンプを形成する方法として転写
バンプがある。すなわちバンプの形成は、半導体装置の
一品種毎にガラス板上に導電層を形成し、該導電層上に
めっき用マスクの絶縁層を形成する。そして、電解めっ
きにより該ガラス板上にバンプを形成し、これをリード
先端に転写するものである。
(発明が解決しようとする課題〕 しかし、めっきを成長させてバンプを形成するためには
、−品種毎にガラス板、マスク等を作製しなければなら
ず、また、めっきでバンプを形成することから長時間を
必要する。従って、多品種少量生産製品の短時間納期に
対応できず、製品完成まで、長時間を要するという問題
がある。
そこで、本発明は上記課題に鑑みなされたもので、リー
ド上に容易にバンプを形成し、短時間に多品種に対応可
能にする半導体装置の製造方法を提供することを目的と
する。
〔課題を解決するための手段〕
第1図及び第2図に、第1及び第2の本発明方法の原理
説明図を示す。第1図において、第1の工程では、ボン
ディング用キャピラリにワイヤを貫通させ、該ワイヤの
先端でボールを形成する。
第2の工程では、該ボールを金属パターンのり一ド先端
に圧着する。第3の工程では、リード先端のボールを圧
着した近傍に、該ボールより延出するワイヤを圧着して
バンプを形成する。そして、このバンプとチップでボン
ディングを行うものである。
また、第2図において、上記バンプを形成するに当たり
第1の工程でボンディング用キャピラリによりワイヤを
貫通させ、ワイヤの先端でボールを形成する。第2の工
程では、該ボールをリード先端に圧着する。また、第3
の工程では該ボールの上部を押圧により平坦にしてバン
プを形成するものである。
〔作用〕
第1図及び第2図に示すように、リード先端にバンプを
形成するに当たり、ワイヤボンディングの手段を用いて
いる。すなわち、ボンディング用キャピラリを貫通させ
たワイヤの先端でボールを形成してリード先端に圧着す
る。
そして、ボールより延長するワイヤをボールの近傍に圧
着してバンプを形成している。又は、圧着したボールの
上部を押圧により平坦化している。
これにより、リード先端に容易にバンプを形成すること
が可能となる。また、品種ごとにバンプ作製のための設
備を設けることなく、短時間でリード先端にバンプを形
成することが可能となる。
〔実施例〕
第3図に第1の発明の一実施例の製造工程図を示す。第
3図において、金属パターンのリード1の先端上で、ワ
イヤボンディング用キャピラリ2にワイヤ3を貫通させ
(第3図(A))、トゥチ電極4によりワイヤ3の先端
にボール3aを形成する(第3図(B))。そして、ボ
ール3aをリード1の先端にボンディングにより圧着す
る(第3図(C))。つぎに、リードlの先端のボール
3aを圧着した近傍に、該ボール3aより延出するワイ
ヤ3を例えば超音波ボンディングにより圧着して(第3
図(D)’) 、バンプ5を形成する(第3図(E))
。この場合の平面図が第3図(F)に示される。
ここで、第4図に、上記バンプが適用されるTABを説
明するための図を示す。第4図(A)は、TA B (
Tape Automated Bonding)の平
面図を示しており、フィルム(テープキャリア)10の
両側にキャリア孔11が穿設され、−区間内にチップ孔
12及び穴部13が打抜き等により穿設される。そして
、このテープキャリアIO上に金属パターン14が図の
ようなパターンで形成され、チップ孔12の空間に延出
した金属パターン14のリード1の先端上に上述のバン
プ5が形成される。バンプ5が形成されたリードlは、
第4図(B)に示すように、チップ15のパッド16に
ボンディングにより圧着接続されるものである。
次に、第5図に、第2の発明の一実施例の製造工程図を
示す。第5図において、ワイヤ3をワイヤボンディング
用キャピラリ2に貫通させ、ワイヤ3先端にボール3a
を形成することは第3図と同様である。そして、リード
Iの先端にボンディングによりボール3aを圧着しく第
5図(A))、圧着したボール3aより延出するワイヤ
3をクランパ(図示せず)等で挟み切断する(第5図(
B))。その後、下部が平坦に成形された抑圧ツール6
により該ボール3aの上部を押圧して(第5図(C))
、上部が平坦化されたバンプ5aがリードlの先端に形
成される(第5図(D))。この場合の平面図が第5図
(E)に示される。
これにより、バンプ5aのチップ15のパッド16(第
4図参照)への接触面積が大きくなる。
また、パッド16にバンプ5aが接触する場合に、バン
プ5aの上部が平坦であることから、パッド16上で位
置ずれを生じることなくボンディング性を良好にするこ
とができる。
次に、第6図に第2図の発明の他の実施例の製造工程図
を示す。第6図において、リードlの先端にワイヤ3の
ボール3aをボンディングにより圧着することは第5図
と同様である(第6図(A))。この場合、ワイヤボン
ディング用キャピラリ2aは、先端が広く平坦に形成さ
れたちのである。そこで、ボール3aをリードlの先端
に圧着後、該キャピラリ2aを横方向に移動し、その先
端でボール3aを上部から押圧する(第6図(B))。
従ってリードlの先端には上部が平坦化されたバンプ5
aが形され(第5図(C))、その平面図が第5図(D
)に示される。これにより、押圧用のツールを別に設け
ることなく、上部から平坦化されたバンプ5aが容易に
形成できる。
このように、リードlの先端にバンプ5(5a)を形成
するに当たり、新たな装置を必要とせず従来のボンディ
ング技術を適用することで容易かつ短時間にバンプを形
成することができる。
〔発明の効果〕
以上のように本発明によれば、ワイヤの先端にボールを
形成し、リードの先端に圧着することにより、容易にバ
ンプを形成することができ、従って、短時間に多品種の
製品に対応可能となり、製品の納期短縮を図ることがで
きる。
【図面の簡単な説明】
第1図は第1の発明方法の原理説明図、第2図は第2の
発明方法の原理説明図、第3図は第1の発明の一実施例
の製造工程図、第4図はバンプが形成されるTABを説
明するための図、 第5図は第2の発明の一実施例の製造工程図、第6図は
第2の発明の他の実施例の製造工程図である。 図において、 1はリード、 2はワイヤボンディング用キャピラリ、3はワイヤ、 3aはボール、 4はトウチ電極、 5はバンプ を示す。 第 ! 図 第2図 1$1f7発JIFI/)−寧ンし金11の1屹激工槁
閏第3図 バー/岸形1にτ木るTAB!載り哨す)ためd両筒4
図 第5図 第6図

Claims (2)

    【特許請求の範囲】
  1. (1)フィルム(10)上に金属パターンを形成し、該
    金属パターンのリード(1)先端にバンプ(5)を設け
    てチップ(15)とボンディングを行う半導体装置の製
    造方法において、 ボンディング用キャピラリ(2)にワイヤ(3)を貫通
    させ、該ワイヤ(3)の先端でボール(3a)を形成す
    る工程と(第1の工程)、該ボール(3a)を、前記リ
    ード(1)の先端に圧着する工程(第2の工程)と、 該ボール(3a)を圧着した近傍に、該ボール(3a)
    より延出する前記ワイヤ(3)を圧着して前記バンプ(
    5)を形成する工程(第3の工程)と、 を含むことを特徴とする半導体装置の製造方法。
  2. (2)フィルム(10)上に金属パターンを形成し、該
    金属パターンのリード(1)先端にバンプ(5a)を設
    けてチップ(15)とボンディングを行う半導体装置の
    製造方法において、 ボンディング用キャピラリ(2、2a)にワイヤ(3)
    を貫通させ、該ワイヤ(3)の先端でボール(3a)を
    形成する工程(第1の工程)と(第1の工程)、 該ボール(3a)を、前記リード(1)の先端に圧着す
    る工程(第2の工程)と、 該ボール(3a)の上部を押圧により平坦にしてバンプ
    (5a)を形成する工程(第3の工程)と、 を含むことを特徴とする半導体装置の製造方法。
JP2249362A 1990-09-19 1990-09-19 半導体装置の製造方法 Pending JPH04127546A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2249362A JPH04127546A (ja) 1990-09-19 1990-09-19 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2249362A JPH04127546A (ja) 1990-09-19 1990-09-19 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04127546A true JPH04127546A (ja) 1992-04-28

Family

ID=17191898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2249362A Pending JPH04127546A (ja) 1990-09-19 1990-09-19 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04127546A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514604A (en) * 1993-12-08 1996-05-07 General Electric Company Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making
US6079610A (en) * 1996-10-07 2000-06-27 Denso Corporation Wire bonding method
US6601752B2 (en) 2000-03-13 2003-08-05 Denso Corporation Electronic part mounting method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5514604A (en) * 1993-12-08 1996-05-07 General Electric Company Vertical channel silicon carbide metal-oxide-semiconductor field effect transistor with self-aligned gate for microwave and power applications, and method of making
US6079610A (en) * 1996-10-07 2000-06-27 Denso Corporation Wire bonding method
US6601752B2 (en) 2000-03-13 2003-08-05 Denso Corporation Electronic part mounting method

Similar Documents

Publication Publication Date Title
JP2953424B2 (ja) フェイスダウンボンディング用リードフレーム
US5763952A (en) Multi-layer tape having distinct signal, power and ground planes, semiconductor device assembly employing same, apparatus for and method of assembling same
US6624059B2 (en) Method of improving interconnect of semiconductor devices by utilizing a flattened ball bond
JPH04280462A (ja) リードフレームおよびこのリードフレームを使用した半導体装置
JPH06151506A (ja) フリップチップ実装用基板の電極構造
JPH04127546A (ja) 半導体装置の製造方法
JPH088279B2 (ja) フィルムキャリア製造用のフィルム材およびフィルムキャリアの製造方法
KR100480455B1 (ko) 높은 품질과 높은 생산성으로 tab테이프들의 내부리드들을 전극패드들에 접합할 수 있는 접합도구와 접합방법
JP3449266B2 (ja) 樹脂封止型半導体装置の製造方法
JPH02134857A (ja) 半導体装置
JP2785441B2 (ja) 半導体装置とその製造方法
JPH1140728A (ja) リードフレーム及びそのリードフレームを用いた電子部品並びにその電子部品の製造方法
TWI613780B (zh) 半導體結構及其製作方法
JP3246265B2 (ja) ボンディングワイヤを用いた電子部品並びにその製造方法及びワイヤ成形方法
KR0147156B1 (ko) 필름 온 칩 패키지와 그 제조방법
JPH0346497Y2 (ja)
JP3449265B2 (ja) 樹脂封止型半導体装置の製造方法
JPH01231333A (ja) 半導体装置の製造方法
JPH02270340A (ja) 半導体装置の接合方法
JPH02122641A (ja) フィルムキャリアの製造方法
JP4744246B2 (ja) 半導体実装方法
JP3314516B2 (ja) 前成形ずみフィルムキャリアおよびその製造方法ならびに電子素子およびその製造方法
JPH02224362A (ja) 半導体装置の製造方法
JPH07114206B2 (ja) 金属突起物の形成方法及び金属突起物の形成治具
JPS62214630A (ja) バンプ付フイルムキヤリアの製造法