JPH02224362A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH02224362A JPH02224362A JP1047784A JP4778489A JPH02224362A JP H02224362 A JPH02224362 A JP H02224362A JP 1047784 A JP1047784 A JP 1047784A JP 4778489 A JP4778489 A JP 4778489A JP H02224362 A JPH02224362 A JP H02224362A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- leads
- tips
- semiconductor element
- bonding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W72/00—Interconnections or connectors in packages
- H10W72/50—Bond wires
- H10W72/541—Dispositions of bond wires
- H10W72/5449—Dispositions of bond wires not being orthogonal to a side surface of the chip, e.g. fan-out arrangements
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
- H10W90/00—Package configurations
- H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
- H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
- H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
本発明は細線化されたリードを有する多ピンの半導体装
置の製造に好適の半導体装置の製造方法に関する。
置の製造に好適の半導体装置の製造方法に関する。
［従来の技術］
従来、ボンディングワイヤにより半導体素子の電極とリ
ードとが接続されている半導体装置は、以下に説明する
方法により製造されている。
ードとが接続されている半導体装置は、以下に説明する
方法により製造されている。
サークワット・パッケージ等の半導体装置の場合は、先
ず、４２合金等の金属薄板をプレス又はエツチング加工
技術を使用して加工成形し、リードフレームを得る。こ
のリードフレームは先端部が夫々分離された複数本のリ
ードを有している。
ず、４２合金等の金属薄板をプレス又はエツチング加工
技術を使用して加工成形し、リードフレームを得る。こ
のリードフレームは先端部が夫々分離された複数本のリ
ードを有している。
次に、このリードフレームの中央に半導体素子を配置し
て固定する。そして、半導体素子の上面周縁部に形成さ
れた電極とリードの先端部とをワイヤボンディングして
電気的に接続する。次いで、半導体素子及びボンディン
グワイヤ等を封止する。
て固定する。そして、半導体素子の上面周縁部に形成さ
れた電極とリードの先端部とをワイヤボンディングして
電気的に接続する。次いで、半導体素子及びボンディン
グワイヤ等を封止する。
これにより、半導体装置が完成する。
また、積層セラミック・パッケージの半導体装置の場合
は、先ず、セラミック基板の中央の半導体素子搭載領域
の周囲に、スクリーン印刷技術を使用してリード等のパ
ターンを形成する。次に、このパターンをメタライズ化
処理してタングステン等の金属膜（メタライズ）パター
ンを得る。次いで、半導体素子を前記搭載領域に固定し
、半導体素子の電極と、メタライズ化されたリードの先
端部とをワイヤボンディングにより電気的に接続する。
は、先ず、セラミック基板の中央の半導体素子搭載領域
の周囲に、スクリーン印刷技術を使用してリード等のパ
ターンを形成する。次に、このパターンをメタライズ化
処理してタングステン等の金属膜（メタライズ）パター
ンを得る。次いで、半導体素子を前記搭載領域に固定し
、半導体素子の電極と、メタライズ化されたリードの先
端部とをワイヤボンディングにより電気的に接続する。
その後、半導体素子及びボンディングヮイヤ等を封止す
る。これにより、半導体装置が完成する。
る。これにより、半導体装置が完成する。
このように、従来の半導体装置の製造方法においては、
先端が分離されたリードの先端部と半導体素子の電極と
をボンディングワイヤにより接続し、その後この半導体
素子、リードの先端部及びボンディングワイヤ等を封止
して半導体装置を製造している。
先端が分離されたリードの先端部と半導体素子の電極と
をボンディングワイヤにより接続し、その後この半導体
素子、リードの先端部及びボンディングワイヤ等を封止
して半導体装置を製造している。
［発明が解決しようとする課題］
近年、半導体装置の多ビン化が促進されているが、これ
に対応するためにはリードを細線化する必要がある。し
かしながら、リードを細線化すると、従来の製造方法に
おいては以下に説明する問題点が発生する。
に対応するためにはリードを細線化する必要がある。し
かしながら、リードを細線化すると、従来の製造方法に
おいては以下に説明する問題点が発生する。
前者のリードフレームを使用する方法においては、リー
ドの幅が狭いためその強度が不足し、特にリードの先端
部は外力が加えられると容易に変形してしまう。そうす
ると、ワイヤボンディング時にリード先端部が所定位置
から外れてワイヤボンディングを行うことができない。
ドの幅が狭いためその強度が不足し、特にリードの先端
部は外力が加えられると容易に変形してしまう。そうす
ると、ワイヤボンディング時にリード先端部が所定位置
から外れてワイヤボンディングを行うことができない。
また、後者のメタライズパターンにより形成されたリー
ドの場合、細密なパターンをスクリーン印刷により形成
すると、塗布された塗液の表面張力によりパターンの上
面が円弧状の曲面になる。
ドの場合、細密なパターンをスクリーン印刷により形成
すると、塗布された塗液の表面張力によりパターンの上
面が円弧状の曲面になる。
そして、メタライズ処理後もワイヤボンディングに必要
なリード先端部の平坦性を得ることができない。このた
め、ワイヤボンディングの信頼性が著しく低下する。
なリード先端部の平坦性を得ることができない。このた
め、ワイヤボンディングの信頼性が著しく低下する。
本発明はかかる問題点に鑑みてなされたものであって、
多ビン化に対応して細線化されたリードを有し、しかも
このリードの平坦性が優れ、位置精度が高いリードパタ
ーンを得ることができる半導体装置を製造できる半導体
装置の製造方法を提供することを目的とする。
多ビン化に対応して細線化されたリードを有し、しかも
このリードの平坦性が優れ、位置精度が高いリードパタ
ーンを得ることができる半導体装置を製造できる半導体
装置の製造方法を提供することを目的とする。
［課題を解決するための手段］
本発明に係る半導体装置の製造方法は、少なくともその
先端部がブリッジ部により相互に接続された複数本のリ
ードの前記先端部と半導体素子の電極とをボンディング
ワイヤにより電気的に接続する工程と、前記ブリッジ部
をレーザビームの照射により切断する工程と、を有する
ことを特徴とする。
先端部がブリッジ部により相互に接続された複数本のリ
ードの前記先端部と半導体素子の電極とをボンディング
ワイヤにより電気的に接続する工程と、前記ブリッジ部
をレーザビームの照射により切断する工程と、を有する
ことを特徴とする。
［作用コ
本発明においては、先ず、先端部がブリッジ部により相
互に接続されたリードのその先端部と半導体素子の電極
とをボンディングワイヤにより接続する。このように、
ワイヤボンディング時には、リードの先端部がブリッジ
部により相互に接続されているため、リードフレーム上
のリードの先端部の強度が著しく向上するから、外圧を
加えられてもリード先端部の変形を回避できる。従って
、ボンディング時のリード先端部の位置精度が向上し、
ワイヤボンディングの信頼性が著しく向上する。一方、
スクリーン印刷により形成されたリードの場合、リード
先端部の上面の形状はリードの幅ではなく、ブリッジ部
の幅に依存するようになる。このため、極めて幅が狭い
リードであっても、ブリッジ部の幅を適切な寸法とする
ことにより、上面の平滑性が優れたリードを得ることが
できる。
互に接続されたリードのその先端部と半導体素子の電極
とをボンディングワイヤにより接続する。このように、
ワイヤボンディング時には、リードの先端部がブリッジ
部により相互に接続されているため、リードフレーム上
のリードの先端部の強度が著しく向上するから、外圧を
加えられてもリード先端部の変形を回避できる。従って
、ボンディング時のリード先端部の位置精度が向上し、
ワイヤボンディングの信頼性が著しく向上する。一方、
スクリーン印刷により形成されたリードの場合、リード
先端部の上面の形状はリードの幅ではなく、ブリッジ部
の幅に依存するようになる。このため、極めて幅が狭い
リードであっても、ブリッジ部の幅を適切な寸法とする
ことにより、上面の平滑性が優れたリードを得ることが
できる。
これにより、信頼性が高いワイヤボンディングを行うこ
とができる。
とができる。
その後、リードフレーム及びメタライズパターンのいず
れの場合も、少なくともリード先端部のブリッジ部をレ
ーザビームの照射により切断する。
れの場合も、少なくともリード先端部のブリッジ部をレ
ーザビームの照射により切断する。
これにより、各リードを電気的に分離し、半導体素子の
各電極を、例えば配線基板の配線と個別的に接続する。
各電極を、例えば配線基板の配線と個別的に接続する。
［実施例コ
次に、本発明の実施例について添付の図面を参照して説
明する。
明する。
第１図は本発明の第１の実施例方法を示す平面図、第２
図は第１図の矢印■で示す領域の拡大図、第３図は本実
施例により完成した半導体装置を示す一部破断断面図、
第４図は第３図の矢印■で示す領域の拡大斜視図である
。
図は第１図の矢印■で示す領域の拡大図、第３図は本実
施例により完成した半導体装置を示す一部破断断面図、
第４図は第３図の矢印■で示す領域の拡大斜視図である
。
本実施例においては、半導体装置の製造にリードフレー
ムを使用する。そして、第１図に示すように、このリー
ドフレームは金属薄板から形成されており、その中央部
が矩形に開口されている。
ムを使用する。そして、第１図に示すように、このリー
ドフレームは金属薄板から形成されており、その中央部
が矩形に開口されている。
この開口部の周囲には複数本のリード１が配列されて形
成されている。このリード１は前記開口部側の先端部が
隣接したリード１とブリッジ部７により相互に接続され
て形成されている。そして、リード１の中央部はタイバ
ーにより相互に接続されており、他方の端部はリードフ
レーム外枠８に接続されている。
成されている。このリード１は前記開口部側の先端部が
隣接したリード１とブリッジ部７により相互に接続され
て形成されている。そして、リード１の中央部はタイバ
ーにより相互に接続されており、他方の端部はリードフ
レーム外枠８に接続されている。
本実施例に係る半導体装置の製造方法は、先ず、矩形の
形状を有する絶縁性セラミック基板２の中央部に半導体
箪子５をろう材６で固着する。この場合、上述したリー
ドフレームは、前記開口部が半導体素子５に嵌合するよ
うに、セラミック基板２上に低融点ガラス３で接着され
ている。
形状を有する絶縁性セラミック基板２の中央部に半導体
箪子５をろう材６で固着する。この場合、上述したリー
ドフレームは、前記開口部が半導体素子５に嵌合するよ
うに、セラミック基板２上に低融点ガラス３で接着され
ている。
次に、半導体素子５の上面周縁部に形成された電極と各
リードの先端部９とをボンディングワイヤ４により接続
する。
リードの先端部９とをボンディングワイヤ４により接続
する。
次に、各リード先端部９間のブリッジ部７（第２図斜線
部分）をレーザビームで切断する。
部分）をレーザビームで切断する。
次に、第３図に示すように、セラミックキャップ１０を
低融点ガラス３により接着し、半導体素子５等を封止す
る。その後、タイバー及びリードフレーム外枠８を切断
すると半導体装置が完成する。この場合に、リード先端
部９とボンディングワイヤ４とは第４図に示すように常
に適正なボンディング状態を維持したまま封止される。
低融点ガラス３により接着し、半導体素子５等を封止す
る。その後、タイバー及びリードフレーム外枠８を切断
すると半導体装置が完成する。この場合に、リード先端
部９とボンディングワイヤ４とは第４図に示すように常
に適正なボンディング状態を維持したまま封止される。
上述の如く、本実施例においてはワイヤボンディング時
は各リード先端部９がブリッジ部７により相互に接続さ
れているためリード先端部９の強度が極めて高い、この
ため、幅が狭いリード１においてもリード先端部９の変
形を回避できるから、リード落ち等のボンディング不良
を防止できる。
は各リード先端部９がブリッジ部７により相互に接続さ
れているためリード先端部９の強度が極めて高い、この
ため、幅が狭いリード１においてもリード先端部９の変
形を回避できるから、リード落ち等のボンディング不良
を防止できる。
第５図は本発明の第２の実施例方法を示す平面図、第６
図は第５図の矢印■で示す領域の拡大図、第７図は本実
施例により完成した半導体装置を示す一部破断断面図、
第８図は第７図の矢印■で示す領域の拡大斜視図である
。
図は第５図の矢印■で示す領域の拡大図、第７図は本実
施例により完成した半導体装置を示す一部破断断面図、
第８図は第７図の矢印■で示す領域の拡大斜視図である
。
本実施例においては、メタライズ化されたパターンが形
成された絶縁性セラミック基板１２を使用して半導体装
置を製造する。
成された絶縁性セラミック基板１２を使用して半導体装
置を製造する。
このセラミック基板１２は複数層のセラミック層で構成
されている。そして、この基板１２の中央部は半導体素
子１５の搭載領域であり、この搭載領域の周囲にはメタ
ライズ化されたリード１１及びブリッジ部１７のパター
ンが形成されている。
されている。そして、この基板１２の中央部は半導体素
子１５の搭載領域であり、この搭載領域の周囲にはメタ
ライズ化されたリード１１及びブリッジ部１７のパター
ンが形成されている。
なお、各リード１１はその先端部１９がブリッジ部１７
により相互に接続されている。
により相互に接続されている。
本実施例においては、上述の如くメタライズパターンが
形成されたセラミック基板１２の中央部に半導体素子１
５を固着する。そして、半導体素子１５の電極とリード
先端部１９とを夫々ボンディングワイヤ１４により接続
する。
形成されたセラミック基板１２の中央部に半導体素子１
５を固着する。そして、半導体素子１５の電極とリード
先端部１９とを夫々ボンディングワイヤ１４により接続
する。
次に、各リード先端部１９間のブリッジ部１７（第６図
斜線部分）をレーザ装置で切断して各リード１１を電気
的に分離する。
斜線部分）をレーザ装置で切断して各リード１１を電気
的に分離する。
次いで、第７図に示すように、セラミック基板１２上に
金属キャップ２０を封止用ろう材２１で接着し、半導体
素子１５等を封止する。
金属キャップ２０を封止用ろう材２１で接着し、半導体
素子１５等を封止する。
上述の如く、本実施例においては各リード１１はその先
端部１９がブリッジ部１７により相互に接続されて形成
されている。このため、リード先端部の上面の平坦性が
リードの幅に依存しないから、多ピン化された半導体装
置用のリードであってもその上面の平坦性は優れている
。これにより、第８図に示すように常に良好なボンディ
ングを行うことができる。
端部１９がブリッジ部１７により相互に接続されて形成
されている。このため、リード先端部の上面の平坦性が
リードの幅に依存しないから、多ピン化された半導体装
置用のリードであってもその上面の平坦性は優れている
。これにより、第８図に示すように常に良好なボンディ
ングを行うことができる。
［発明の効果コ
以上説明したように本発明によれば、半導体素子の電極
と、少なくとも先端部がブリッジ部により相互に接続さ
れたリードのその先端部とをボンディングワイヤにより
接続した後、前記ブリッジ部をレーザビームの照射によ
り切断するから、リードフレームを使用する半導体装置
においては、リード先端部の強度が向上し、その変形が
防止されて、リード先端部のボンディング時の位置精度
が向上する。このため、多ビン化された半導体装置用の
細線化されたリードであっても、極めて高いボンディン
グ歩留りを確保できる。また、メタライズ化されたリー
ドを有する半導体装置においては、リード先端部上面の
平坦性がリードの幅に依存しなくなるから、細線化され
たリードであってもその上面は平坦である。このため、
リード先端部のボンディング性が著しく向上する。
と、少なくとも先端部がブリッジ部により相互に接続さ
れたリードのその先端部とをボンディングワイヤにより
接続した後、前記ブリッジ部をレーザビームの照射によ
り切断するから、リードフレームを使用する半導体装置
においては、リード先端部の強度が向上し、その変形が
防止されて、リード先端部のボンディング時の位置精度
が向上する。このため、多ビン化された半導体装置用の
細線化されたリードであっても、極めて高いボンディン
グ歩留りを確保できる。また、メタライズ化されたリー
ドを有する半導体装置においては、リード先端部上面の
平坦性がリードの幅に依存しなくなるから、細線化され
たリードであってもその上面は平坦である。このため、
リード先端部のボンディング性が著しく向上する。
従って、本発明によれば細線化されたリードに対して良
好な状態でワイヤボンディングを行うことが可能であり
、高信頼性の半導体装置を製造できる。
好な状態でワイヤボンディングを行うことが可能であり
、高信頼性の半導体装置を製造できる。
第１図は本発明の第１の実施例方法を示す平面図、第２
図は第１図の矢印■で示す領域の拡大図、第３図は第１
の実施例により完成した半導体装置を示す一部破断断面
図、第４図は第３図の矢印■で示す領域の拡大斜視図、
第５図は本発明の第２の実施例方法を示す平面図、第６
図は第５図の矢印■で示す領域の拡大図、第７図は第２
の実施例により完成した半導体装置を示す一部破断断面
図、第８図は第７図の矢印■で示す領域の拡大斜視図で
ある。
図は第１図の矢印■で示す領域の拡大図、第３図は第１
の実施例により完成した半導体装置を示す一部破断断面
図、第４図は第３図の矢印■で示す領域の拡大斜視図、
第５図は本発明の第２の実施例方法を示す平面図、第６
図は第５図の矢印■で示す領域の拡大図、第７図は第２
の実施例により完成した半導体装置を示す一部破断断面
図、第８図は第７図の矢印■で示す領域の拡大斜視図で
ある。
Claims (1)
- （１）少なくともその先端部がブリッジ部により相互に
接続された複数本のリードの前記先端部と半導体素子の
電極とをボンディングワイヤにより電気的に接続する工
程と、前記ブリッジ部をレーザビームの照射により切断
する工程と、を有することを特徴とする半導体装置の製
造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1047784A JPH02224362A (ja) | 1989-02-27 | 1989-02-27 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1047784A JPH02224362A (ja) | 1989-02-27 | 1989-02-27 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02224362A true JPH02224362A (ja) | 1990-09-06 |
Family
ID=12785001
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1047784A Pending JPH02224362A (ja) | 1989-02-27 | 1989-02-27 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02224362A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03123063A (ja) * | 1989-10-05 | 1991-05-24 | Seiko Epson Corp | 半導体装置用リードフレーム及びその製造方法 |
| WO2011149422A1 (en) * | 2003-01-13 | 2011-12-01 | Infineon Technologies Ag | Method of packaging a wire-bonded integrated circuit |
-
1989
- 1989-02-27 JP JP1047784A patent/JPH02224362A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03123063A (ja) * | 1989-10-05 | 1991-05-24 | Seiko Epson Corp | 半導体装置用リードフレーム及びその製造方法 |
| WO2011149422A1 (en) * | 2003-01-13 | 2011-12-01 | Infineon Technologies Ag | Method of packaging a wire-bonded integrated circuit |
| US8535986B2 (en) | 2003-01-13 | 2013-09-17 | Infineon Technologies Ag | Method of packaging an integrated circuit using a laser to remove material from a portion of a lead frame |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4974057A (en) | Semiconductor device package with circuit board and resin | |
| JP3205235B2 (ja) | リードフレーム、樹脂封止型半導体装置、その製造方法及び該製造方法で用いる半導体装置製造用金型 | |
| KR20070097137A (ko) | 반도체 장치 | |
| JP4615282B2 (ja) | 半導体パッケージの製造方法 | |
| JP3893624B2 (ja) | 半導体装置用基板、リードフレーム、半導体装置及びその製造方法、回路基板並びに電子機器 | |
| JPS6353959A (ja) | 半導体装置用リ−ドフレ−ム及びその製造方法 | |
| US3698073A (en) | Contact bonding and packaging of integrated circuits | |
| JPH02224362A (ja) | 半導体装置の製造方法 | |
| JPH04120765A (ja) | 半導体装置とその製造方法 | |
| JP6807043B2 (ja) | リードフレームおよび半導体装置 | |
| JPH03261153A (ja) | 半導体装置用パッケージ | |
| JP2600898B2 (ja) | 薄型パッケージ装置 | |
| JPH02308563A (ja) | リードフレーム | |
| JPH03230556A (ja) | 半導体装置用リードフレーム | |
| JP2958154B2 (ja) | 半導体装置 | |
| JPH07183303A (ja) | バンプ電極の形成方法およびバンプ電極を含む半導体装置の製造方法 | |
| JP2748759B2 (ja) | フィルムキャリアテープの製造方法 | |
| JP2004200719A (ja) | 半導体装置 | |
| JPH03152965A (ja) | リードフレーム及び半導体装置の製造方法 | |
| JP3314516B2 (ja) | 前成形ずみフィルムキャリアおよびその製造方法ならびに電子素子およびその製造方法 | |
| JPH069509Y2 (ja) | 半導体素子収納用パッケージ | |
| JPH06112247A (ja) | リードフレームおよびそれを用いた半導体装置の組立方法 | |
| JPH01147847A (ja) | 半導体装置の製造方法 | |
| JPH04154137A (ja) | フィルムキャリヤーテープの製造方法 | |
| JPH0722564A (ja) | 半導体パッケージ |