JPH0412849B2 - - Google Patents

Description

【発明の詳細な説明】 発明の背景 この発明はデイジタル信号発生器に関するもの
であり、特に、マスキング制御信号を発生するた
めの発生器に関するものである。

デイジタルコンピユータにおいて、デイジタル
データは、16ビツト、32ビツトおよび64ビツトの
ように予め定められた長さのワードでフオーマツ
ト化されている。ビツト０は最下位ビツトであ
り、ビツト１はその次の最下位ビツトであり、ビ
ツト２はその次の最下位ビツト、などである。こ
れらのデータワードは、それらが選択的に検索さ
れるメモリまたはレジスタのような種々の記憶手
段に記憶され、かつプログラムの命令に応答して
演算装置によつて作動され続ける。

しかしながら、しばしば、命令は、データワー
ドの一部のみが作動されるべきことを特定する。
たとえば、或る命令は、１個の16−ビツトデータ
ワードのうち４ビツトないし12ビツトのみを他の
16−ビツトデータワードの４ないし12ビツトと比
較するように特定するかもしれない。このような
場合、演算オペレーシヨンにおいて無視されるべ
きデータワードのそれらのビツトをマスクする信
号を発生する手段が必要とされる。上述の例にお
いては、比較オペレーシヨンを行なう前に、選択
されたデータワードからビツト０ないし３および
13ないし15をマスクするための信号が必要とされ
る。

このようなマスキング信号を発生する１つの方
法はリードオンリメモリを用いることである。２
個の連鎖されたアドレス（たとえば、コードCD
＃１およびコードCD＃２）がリードオンリメモ
リのアドレス入力端子へ送られる。コードCD
＃１は、マスクされるべきでないワードの最上位
ビツトを特定し、他方CD＃２はマスクされるべ
きでないワードの最下位ビツトを特定する。コー
ドCD＃１およびコードCD＃２の各連鎖はリード
オンリメモリにおける１ワードをアドレス指定
し、かつアドレス指定されたワードのビツトは所
望のマスキングパターンにプリセツトされる。

しかしながら、上述したリードオンリメモリ信
号発生器に伴う問題は、その実現のために極めて
多くのトランジスタが必要とされることである。
たとえば、マスクされるべきワードが64ビツトを
含めば、コードCD＃１およびコード＃２は共に、
64−ビツトロケーシヨンのすべてを特定すること
ができるようにするために６ビツトを含まなけれ
ばならない。また、リードオンリメモリの各ワー
ドは64ビツトを含まなければならない。このよう
に、（ROMにおけるビツトの全数に等しい）
ROMにおけるトランジスタの全数は、262144個
のトランジスタに等しい64×64×64である。ま
た、マスクされるべきワードのビツト数は増大す
るので、トランジスタの数は急速に大きくなる。

したがつて、この発明の主たる目的は、データ
ワードのビツトを選択的にマスクするマスク信号
を発生するための改良された信号発生器を提供す
ることである。

この発明の他の目的は、その実現のためにトラ
ンジスタの数が実質的に少なくてもすむマスク信
号発生器を提供することである。

発明の概要 これらの目的および他の目的はこの発明の信号
発生器によつて達成される。この発明の信号発生
器は、それぞれ０ないしＮの番号が付された複数
の導体と、第１の電圧をそれぞれの抵抗手段を介
して導体のすべてに結合するための手段と、信号
発生器への入力信号を受けるための受信手段と、
第１のスイツチング手段と、第２のスイツチング
手段とを備える。第１のスイツチング手段は、受
信手段と導体とに結合され、入力信号に応答し
て、第２の電圧を、導体１ないしＮ、２ないし
Ｎ、３ないしＮ、…、Ｎの任意の１つのグループ
上へ選択的に切換える。第２のスイツチング手段
は、受信手段と導体とに結合され、入力信号に応
答して、第２の電圧を、導体０，０ないし１，０
ないし２、…、０ないしＮ−１の任意の１つのグ
ループへ選択的に切換える。導体０ないしＮ上の
第１および第２の電圧が信号発生器のための出力
信号を形成する。

実施例の詳細な説明 さて、第１図を参照して、この発明に従つて構
成される信号発生器の好ましい実施例を説明す
る。この実施例は、Ｃ０，Ｃ１，Ｃ２，…，Ｃ１
５として符号を付した16個の導体を含む。各導体
はそれぞれの抵抗手段Ｒを介して、電圧＋Ｖ１を
持つ電圧バスＢ１へ結合される。最適には、各抵
抗手段Ｒは、接地されたゲートを有するＰ−チヤ
ネルMOSトランジスタからなる。

トランジスタグループＧ１ないしＧ１５に配列
される第１の組のＮ−チヤネルトランジスタは導
体Ｃ１ないしＣ１５を第２の電圧バスＢ２へ結合
する。グループＧ１は接地電位を有する電圧バス
Ｂ２へ導体Ｃ１−Ｃ１５を結合する15個のトラン
ジスタを含み、グループＧ２は導体Ｃ２−Ｃ１５
を電圧バスＢ２へ結合する14個のトランジスタを
含み、グループＧ３は導体Ｃ４−Ｃ１５を電圧バ
スＢ２へ結合する13個のトランジスタを含み、…
などである。

トランジスタグループＧ１′ないしＧ１５′に配
列される第２の組のＮ−チヤネルトランジスタは
導体Ｃ０ないしＣ１４を電圧バスＢ２へ結合す
る。グループＧ１′は導体Ｃ０を伝達バスＢ２へ
結合する１個のトランジスタを含み、グループＧ
２′は導体Ｃ０−Ｃ１を電圧バスＢ２へ結合する
２個のトランジスタを含み、グループＧ３′は導
体Ｃ０−Ｃ２を電圧バスＢ２へ結合する３個のト
ランジスタを含み、…、などである。

第１図の実施例にはまた、１対のデコーダＤ１
およびＤ２が含まれる。デコーダＤ１は、グルー
プＧ１，Ｇ２，…，Ｇ１５におけるトランジスタ
のゲートへそれぞれ結合する多出力ラインＬ０，
Ｌ１，…Ｌ１４を有する。比較的には、デコーダ
Ｄ２は、グループＧ１′，Ｇ２′，…，Ｇ１５′に
おけるトランジスタのゲートへそれぞれ結合する
多出力ラインＬ１，Ｌ２，…，Ｌ１５を有する。
これらの結合の詳細を第１Ａ図に示す。

デコーダＤ１およびデコーダＤ２はそれぞれの
２進コードを受けるための入力端子Ｉを有する。
受信したコード応答して、各デコーダは、そのコ
ードと同じ数を有するその出力ラインに信号を発
生する。次に、その信号は、それが結合されるト
ランジスタのグループをオンにする。たとえば、
デコーダＤ１が０のコードを受けると、それは、
グループ１のトランジスタのすべてをオンにする
その出力ラインＬ０に信号を発生する。同様に、
デコーダＤ２ぎ８のコードを受けると、それは、
グループＧ８′のすべてのトランジスタをオンに
する出力ラインＬ８に信号を発生する。

コードは、１対のマルチプレクサＭ１およびＭ
２、減算回路Ｓ１、および加算回路Ａ１、および
比較回路CMPによつてデコーダＤ１およびＤ２
の入力端子Ｉへ供給される。回路Ａ１は、１を、
外部で発生されたコードCD＃１へ加算し、他方
回路Ｓ１は他の外部で発生されたコードCD＃２
から１を減算する。マルチプレクサＭ１はそれぞ
れコードCD＃１およびコードCD＃２マイナス１
を受ける１対の入力端子を有する。同様に、マル
チプレクサＭ２は、それぞれコードCD＃２およ
びコードCD＃２およびコードCD＃１プラス１を
受ける１対の入力端子を有する。

比較器CMPはコードCD＃１および＃２を比較
し、かつ応じて、それはマルチプレクサＭ１およ
びＭ２のためのSELECT信号を発生する。コー
ドCD＃１がコードCD＃２よりも大きいかまたは
等しければ、SELECTは真であり、CD＃１およ
びCD＃２は、それぞれ、マルチプレクサＭ１お
よびＭ２を介してデコーダＤ１およびＤ２へ至
る。逆に、コードCD＃１がコードCD＃２よりも
小さければ、SELECTは偽であり、CD＃２マイ
ナス１がマルチプレクサＭ１を介してデコーダＤ
１へ至り、他方、コードCD＃１プラス１はマル
チプレクサＭ２を介してデコーダＤ２へ至る。

反転マルチプレクサＭ３もまた第１図の回路に
含まれる。マルチプレクサＭ３はそれぞれ導体Ｃ
０ないしＣ１５へ結合する複数個の入力端子を有
する。マルチプレクサＭ３はまた、SELECT信
号を受けるように結合される制御入力端子を有す
る。SELECTが真であれば、導体Ｃ０−Ｃ１５
上の信号は直接マルチプレクサＭ３を介して信号
Ｓ０−Ｓ１５として通過する。逆に、SELECT
が偽であれば、導体Ｃ０−Ｃ１５上の信号はマル
チプレクサＭ３により反転されかつ信号Ｓ０−Ｓ
１５として出力端子上に発生される。

第２図は、コードCD＃１およびCD＃２が出力
信号を発生するためいかにして第１図の発生器に
よつて作動されるかを示す。第２図の欄１の例に
おいて、コードCD＃１は２進10であり、かつコ
ードCD＃２は２進３である。比較器CMPはこれ
らのコードを比較し、かつ応じて、それは
SELECTを真に強制する、なぜならばコードCD
＃１はコードCD＃２よりも大きいからである。

マルチプレクサＭ１はSELECT信号を受け、
かつ応じて、デコーダＤ１の入力端子Ｉへコード
CD＃１を通過させる。次に、デコーダＤ１は、
グループＧ１１におけるトランジスタのすべてを
オンにするその出力ラインＬ１０上の信号を発生
することによつて、その入力端子の２進10に応答
する。これらのオンにされたトランジスタは、次
に、導体Ｃ１１−Ｃ１５をバスＢ２の接地へ結合
する。

マルチプレクサＭ２もまたSELECT信号を受
け、かつその真値状態に応答して、マルチプレク
サＢはコードCD＃２をデコーダＤ２の入力端子
Ｉへ通過させる。コードCD＃２が２進３であり、
かつしたがつて、デコーダＤ２は、グレープＧ
３′のトランジスタのすべてをオンにする出力ラ
インＬ３に信号を発生する。これらのオンにされ
たトランジスタは、次に、導体Ｃ０−Ｃ２をバス
Ｂ２の接地へ結合する。

上述の例において、導体１０−Ｃ３へ結合する
トランジスタはオフのままである。したがつて、
バスＢ１上の＋V1電圧は抵抗Ｒを介してこれら
の導体へ至る。導体Ｃ１０−Ｃ３の＋V1信号の
すべては次にマルチプレクサＭ３へ送られ、かつ
SELECT信号の真値状態に応答して、それらは
出力信号Ｓ１０−Ｓ３としてマルチプレクサＭ３
により再度発生される。

第２図の欄２は、コードCD＃１がコードCD
＃２よりも大きい第１図の発生器の動作の他の例
を示す。この例において、コードCD＃１は２進
12であり、コードCD＃２は２進８である。CD
＃１はCD＃２よりも大きいので、SELECT信号
は真であり、したがつて、コードCD＃１および
CD＃２はそれぞれデコーダＤ１およびＤ２へ至
る。

デコーダ１２は、グループＧ１３のトランジス
タをオンにする出力ラインＬ１２に信号を発生す
ることによつて２進12に応答し、かつこれらのタ
ーンオンしたトランジスタは導体Ｃ１５−Ｃ１３
を接地へ結合する。デコーダＤ２はグループＧ
８′のトランジスタをオンにする出力ラインＬ８
に信号を発生することによつて、２進８に応答
し、かつこれらのオンにされたトランジスタは導
体Ｃ７−Ｃ０を接地へ結合する。

この例において、導体Ｃ１２−Ｃ８へ結合する
トランジスタのすべてはオフのままである。それ
ゆえに、これらの導体上の信号は電圧＋V1に留
まり、かつそれらは、出力信号Ｓ１２−Ｓ８とし
てSELECT信号の真状態に応答してマルチプレ
クサＭ３を通される。

欄３の例において、コードCD＃１およびコー
ドCD＃２は共に２進６に等しい。これによつて、
信号発生器は出力信号Ｓ６のみを発生する。コー
ドCD＃１およびコードCD＃２は互いに等しいの
で、比較器CMPはSELECT信号を真に強制す
る。したがつて、デゴーダＤ１およびＤ２は、そ
れぞれ、コードCD＃１およびCD＃２を受ける。

コードCD＃１の２進６に応答して、デコーダ
Ｄ１は、グループＧ７のトランジスタをオンにす
る出力ラインＬ６に信号を発生する。同様に、そ
の入力端子の２進６に応答して、デコーダＤ２
は、グループＧ６′のトランジスタをオンにする
信号をその出力ラインＬ６に発生する。これらの
オンにされたトランジスタ導体Ｃ１５−Ｃ７およ
びＣ５−Ｃ０を接地へ結合し、他方、導体Ｃ６は
電圧＋V1に留まる。導体Ｃ６のその＋V1電圧
は、次いで、SELECT信号の真値状態に応答し
て信号Ｓ６としてマルチプレクサＭ３を通過す
る。

欄４の例において、コードCD＃１は２進３で
あり、コードCD＃２は２進12である。コードCD
＃２はコードCD＃１よりも大きいので、回路
CMPはSELECT信号を偽に強制する。したがつ
て、マルチプレクサＭ１はコードCD＃２マイナ
ス１（これは２進11）をデコーダＤ１の入力端子
へ通す。その２進11に応答して、デコーダＤ１
は、グループＧ１２のトランジスタのすべてをオ
ンにする信号を出力ラインＬ１１に発生する。こ
れらのオンにされたトランジスタは、次に、導体
Ｃ１５−Ｃ１２を接地へ結合する。

また、SELECT信号と偽状態に応答して、マ
ルチプレクサＭ２はコードCD＃１プラス１（これ
は２進４）をデコーダＤ２へ結合する。その２進
４に応答して、デコーダＤ２は、グループＧ４′
のトランジスタのすべてをオンにする信号をその
出力ラインＬ４に発生する。これらのオンにされ
たトランジスタは導体Ｃ３−Ｃ０を接地へ結合す
る。

導体Ｃ１５−Ｃ１２およびＣ３−Ｃ０上の接地
信号のすべてはマルチプレクサＭ３へ送られ、そ
こで、それらはSELECT信号の偽状態に応答し
て反転される。マルチプレクサＭ３におけるこの
反転は出力信号Ｓ３−Ｓ０およびＳ１５−Ｓ１２
を発生する。

コードCD＃１がコードCD＃２よりも小さい他
の例が欄５に与えられている。ここでは、コード
CD＃１は２進４であり、コードCD＃２は２進10
であり、これらのコードに応答して、２進９はデ
コーダＤ１へ送られ、２進５はデコーダＤ２へ送
られ、グループＧ１０およびＧ５′のトランジス
タはオンにされて、導体Ｃ１５−Ｃ１０およびＣ
４−Ｃ０を接地へ強制し、かつ接地された導体上
の信号はマルチプレクサＭ３によつて反転されて
出力信号Ｓ４−Ｓ０およびＳ１５−Ｓ１０を発生
する。

さて、第３図ないし第８図を参照して、第１図
の発生器の種々のモジユールのための詳細な回路
を説明する。第３図から始めると、第３図はデコ
ーダＤ１およびＤ２のための回路を示し、この回
路はエンハンスメントモードトランジスタ２０、
デプリーシヨンモードトランジスタ２１およびイ
ンバータ２２を含む。動作において、入力信号が
その回路の左側で受けられ、そこで、それらは反
転されかつ選択的にトランジスタ２０へ送られ
る。最も左列のトランジスタ２０のすべては、入
力信号が２進０のときにオンになり、次の列のト
ランジスタ２０のすべては入力信号が２進１のと
きにオンになり、…などである。特定の列のトラ
ンジスタのすべてがオンになるとき、出力ライン
に信号を発生することによつて応答するインバー
タ２２へ、これらのオンにされたトランジスタを
介して接地電位が送られる。

第４図は加算器モジユールＡ１のための回路を
示す。この回路はEXCLUSIVE−ORゲート３
０、インバータ３１、およびANDゲート３２を
含み、これらのすべては図解されているように相
互接続されている。動作において、コードCD
＃１が回路の右側で受けられ、そこで、ビツト０
が反転される。ビツト１はビツト０が１である場
合のみ反転され、ビツト２はビツト０およびビツ
ト１が共に１である場合のみ反転され、などであ
る。実際、これは２進１をコードCD＃１に加え
る。

第５図は減算回路Ｓ１の詳細を示す。この回路
はEXCLUSIVE−ORゲート４０、インバータ４
１およびNORゲート４２を含む。動作において、
最下位ビツトが反転される。ビツト１は、ビツト
０の場合反転され、ビツト２はビツト０よりビツ
ト１が共に０の場合反転され、などである。事
実、これは２進１をコードCD＃２から減算する。

第６図はマルチプレクサＭ１およびマルチプレ
クサＭ２のための回路の詳細を示す。この回路は
１組のトランジスタ５０、他の組のトランジスタ
５１、インバータ５２およびバツフア５３を含
む。動作において、SELECT信号がトランジス
タ５０へ送られかつSELECT信号の反転がトラ
ンジスタ５１へ送られる。SELECTが真であれ
ば、トランジスタ５０はオンになり、それらのソ
ース（すなわちCD＃１）上にある信号を、バツ
フア５３を介して出力端子へ通す。逆に、
SELECTが偽であれば、トランジスタ５１がオ
ンになり、それらのソース（すなわち、CD＃２
マイナス１）上の信号をバツフア５３を介して出
力端子へ通す。

第７図は反転マルチプレクサＭ３の詳細回路図
を示す。インバータ６０、１組のトランジスタ６
１、他の組のトランジスタ６２を含み、こられの
すべては図解のように相互接続されている。
SELECT信号が真てあれば、トランジスタ６１
がオンになり、それにより出力信号Ｓ１５−Ｓ０
として、２重反転（すなわち、正味は反転してい
ない）して導体Ｃ１５−Ｃ０に信号を通過させ
る。逆に、SELECT信号が偽であれば、トラン
ジスタ６２がオンになり、それにより出力信号Ｓ
１５−Ｓ０として１回の反転でコンダクタＣ１５
−Ｃ０に信号を通過させる。

第８図は比較器モジユールCMPの詳細論理図
を示す。これはインバータ７０およびNORゲー
ト７１を含み、これらのすべては図面に示される
ように相互接続される。コードCD＃１およびコ
ードCD＃２はその左側で第７図の比較器によつ
て受けられる。コードCD＃１がコードCD＃２に
等しいかそれよりも大きければ、論理ゲート７０
および７１は真のSELECT信号を発生するよう
に作動し、それに対し、コードCD＃２がコード
CD＃１よりも小さければ、論理ゲート７０およ
び７１は偽のSELECT信号を発生するように作
動する。

この発明は好ましい実施例を詳細に説明してき
た。さらに、多数の変形および修正が、この発明
の性質および精神から逸脱するこなくこの実施例
においてなされることができる。

たとえば、第１図の実施例は16個のみの導体Ｃ
０−Ｃ１５を含むが、その数は容易に、任意のさ
らに大きな数Ｎまで拡大されてもよい。Ｎ個の導
体の各々はそれぞれの抵抗手段Ｒを介して電圧バ
スＢ１へ結合されるであろう。デコーダＤ１はＮ
個の出力ラインＬ０，Ｌ１，…LN−１を有し、
これらのラインには、能動信号が、それぞれ０，
１，２，…，Ｎ−１の２進入力コードに応答して
発生される。トランジスタグループＧ１は導体Ｃ
１ないしCNを、デコーダＤ１の出力ラインＬ１
上の能動信号に応答して、電圧バスＢ２へ結合
し、トランジスタグループＧ２は導体Ｃ２ないし
CNを、デコーダＤ１の出力ラインＬ１の能動信
号に応答して、電圧バスＢ２へ結合し、などであ
る。デコーダＤ２はＮ個の出力ラインＬ１，Ｌ
２，…LNを有し、これらのラインには、１，
２，…，Ｎの２進入力コードに応答して発生され
る。トランジスタグループＧ１′は、デコーダＤ
２の出力ラインＬ１の能動信号に応答して、導体
Ｃ０を電圧バスＢ２へ結合し、トランジスタグル
ープＧ２′は、デコーダＤ２の出力ラインＬ２上
の能動信号に応答して導体Ｃ１ないしＣ０を電圧
バスＢ２へ結合する、などである。モジユールＭ
１，Ｍ２，Ｓ１，Ａ１、およびCMPは第３図な
いし第８図の回路と対称であるが、コードCD
＃１およびCD＃２のための付加的なビツトを処
理するように拡大されるであろう。マルチプレク
サＭ３もまた付加的な導体を処理するために拡大
されるであろう。

さて、64個の出力信号Ｓ０ないしＳ６３が発生
される場合のための第１図の発生器の導体へ結合
されるトランジスタの数を考察しよう。その場
合、64個の導体Ｃ０ないしＣ６３がある。導体の
各グループ（たとえばＧ１）およびそのコンプリ
メンタリグループ（たとえば、Ｇ１′）は共に64
個のトランジスタからなり、かつそのようなグル
ープ対の全数は63であろう。したがつて、トラン
ジスタの全数は64×63すなわち4022であろう。こ
れは、リードオンリメモリで64−ビツトマスク信
号発生器を実現するのに必要とされる262144より
も実質的に小さい数である。

他の修正として、第１図の各抵抗手段Ｒは、そ
のゲートがそのソースへ接続されたデイプリージ
ヨンＮ−チヤネルトランジスタからなる。他の変
更として、バイポーラトランジスタが第１Ａ図に
用いられてもよい。NPNトランジスタを用いて、
トランジスタのコレクタが導体Ｃ０へ接続し、ト
ランジスタのベースが出力ラインＬ１２へ接続
し、かつトランジスタのエミツタが電圧バスＢ２
へ接続する。

したがつて、この発明は前述した詳細に限られ
るものではなく、前掲の特許請求の範囲によつて
規定されるべきことを理解されたい。

【図面の簡単な説明】

第１図はこの発明に従つて構成される信号発生
器の好ましい一実施例を示す。第１Ａ図は第１図
の点線の丸印の部分の詳細を示す図である。第２
図は第１図の信号発生器の動作を示すエントリを
有する図である。第３図は第１図の信号発生器に
おける２個のデコーダＤ１およびＤ２の一部の詳
細回路図である。第４図は第１図の信号発生器に
おける加算器Ａ１の詳細論理図である。第５図は
第１図の信号発生器における減算器Ｓ１の詳細論
理図である。第６図は第１図の信号発生器におけ
る２個のマルチプレクサＭ１およびＭ２の一部の
詳細論理図である。第７図は第１図の信号発生器
のマルチプレクサＭ３の一部の詳細論理図であ
る。第８図は第１図の信号発生器の比較器CMP
の詳細論理図である。 図において、Ｇ１ないしＧ１５はトランジスタ
グループ、Ｃ１ないしＣ１５は導体、Ｂ１および
Ｂ２は電圧バス、Ｄ１およびＤ２はデコーダ、Ｍ
１およびＭ２はマルチプレクサ、Ｒは抵抗を示
す。

Claims (1)

1. 【特許請求の範囲】 １ 信号発生器であつて、 それぞれ０ないしＮの番号が付された複数の導
   体と、 第１の電圧をそれぞれの抵抗手段を介して前記
   導体のすべてに結合するための手段と、 前記信号発生器への入力信号を受けるための受
   信手段と、 前記受信手段と前記導体とに結合され、前記入
   力信号に応答して、第２の電圧を、前記導体１な
   いしＮ、２ないしＮ、３ないしＮ…、Ｎの任意の
   １つのグループへ選択的に切換えるための第１の
   スイツチング手段と、 前記受信手段と前記導体とに結合され、前記入
   力信号に応答して、前記第２の電圧を、前記導体
   ０，０ないし１，０ないし２、…、０ないしＮ−
   １の任意の１つのグループへ選択的に切換えるた
   めの第２のスイツチング手段とを備え、 前記導体０ないしＮ上の前記第１および第２の
   電圧は前記信号発生器のための出力信号を形成す
   る、信号発生器。 ２ 前記第１のスイツチング手段は、前記入力信
   号に応答して、それぞれ、前記導体１ないしＮ、
   ２ないしＮ、３ないしＮ、…、Ｎを前記第２の電
   圧に結合するトランジスタの第１、第２、第３、
   …、第Ｎグループを含み、かつ前記第２のスイツ
   チング手段は、前記入力信号に応答して、それぞ
   れ、前記導体０，０ないし１，０ないし２、…０
   ないしＮ−１を前記第２の電圧に結合するトラン
   ジスタの第１、第２、第３、…、第Ｎグループを
   含む、特許請求の範囲第１項記載の信号発生器。 ３ 前記受信手段は、前記入力信号に応答して、
   前記第１のスイツチング手段の前記トランジスタ
   の選択可能なグループをオンにしかつ前記第２の
   スイツチング手段の前記トランジスタの選択可能
   なグループをオンにするための手段を含む、特許
   請求の範囲第２項記載の信号発生器。 ４ 前記トランジスタをオンにする前記手段は、 前記入力信号内の第１および第２のコードを比
   較し、加算し、かつ減算する手段と、 前記第１のコードが前記第２のコードと等しい
   かまたはそれよりも大きい場合、前記第１のコー
   ドにより選択された前記第１のスイツチング手段
   におけるトランジスタの１グループをオンにし、
   かつ前記第２のコードにより選択された前記第２
   のスイツチング手段の１グループのトランジスタ
   をオンにするための手段と、 前記第１のコードが前記第２のコードよりも小
   さい場合、前記第２のコードマイナス１により選
   択された前記第１のスイツチング手段における１
   グループのトランジスタをオンにしかつ前記第１
   のコードプラス１により選択された前記第２のス
   イツチング手段における１グループのトランジス
   タをオンにするための手段とを備えた、特許請求
   の範囲第３項記載の信号発生器。 ５ 前記トランジスタは電界効果トランジスタで
   ある、特許請求の範囲第２項記載の信号発生器。 ６ 前記トランジスタはバイポーラトランジスタ
   である、特許請求の範囲第２項記載の信号発生
   器。