JPH0412853B2 - - Google Patents

Info

Publication number
JPH0412853B2
JPH0412853B2 JP59154824A JP15482484A JPH0412853B2 JP H0412853 B2 JPH0412853 B2 JP H0412853B2 JP 59154824 A JP59154824 A JP 59154824A JP 15482484 A JP15482484 A JP 15482484A JP H0412853 B2 JPH0412853 B2 JP H0412853B2
Authority
JP
Japan
Prior art keywords
instruction
instruction code
byte
code
address
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP59154824A
Other languages
English (en)
Other versions
JPS6133546A (ja
Inventor
Shigetatsu Katori
Yukio Maehashi
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Electric Co Ltd filed Critical Nippon Electric Co Ltd
Priority to JP15482484A priority Critical patent/JPS6133546A/ja
Priority to EP85109333A priority patent/EP0169565B1/en
Priority to DE8585109333T priority patent/DE3585755D1/de
Priority to US06/759,006 priority patent/US4839797A/en
Publication of JPS6133546A publication Critical patent/JPS6133546A/ja
Publication of JPH0412853B2 publication Critical patent/JPH0412853B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/3017—Runtime instruction translation, e.g. macros
    • G06F9/30174—Runtime instruction translation, e.g. macros for non-native instruction set, e.g. Javabyte, legacy code
    • G—PHYSICS
    • G06—COMPUTING OR CALCULATING; COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30181—Instruction operation extension or modification
    • G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag

Landscapes

  • Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Executing Machine-Instructions (AREA)

Description

【発明の詳細な説明】 〔技術分野〕 本発明は、命令コードを解読する解読回路の制
御により各種のデータ処理を実行する演算処理装
置を単一半導体基盤上に集積した情報処理装置に
関する。
〔従来技術〕
LSI技術の急速な進歩に伴い、マイクロコンピ
ユータ／マイクロプロセツサの性能は著しく向上
し、価格対性能比は著しく改善されつつある。一
方で、最新のLSI技術に見合つた設計思想に基づ
く、さらに処理能力の高いマイクロコンピユー
タ／マイクロプロセツサの要求も高く、次々と製
品化され、パーソナルコンピユータ等の情報処理
機器に応用されている。
これら情報処理機器でも使用されるマイクロプ
ロセツサの主流は８ビツト並列処理型から16ビツ
トや32ビツト並列処理型へ移行しつつある。とこ
ろが、設計思想の違いにより、従来の８ビツト並
列処理型マイクロプロセツサ（以下、８ビツトマ
イコンと記す）を使つた情報処理機器（以下、８
ビツト機種と記す）で稼動していた膨大な数のソ
フトウエアを16ビツト並列処理型マイクロプロセ
ツサ（以下、16ビツトマイコンと記す）を使つた
情報処理機器（以下、16ビツト機種と記す）で稼
動させることできず、８ビツト機種用のソフトウ
エアを16ビツト機種上に移植したり、あるいは全
く新規に16ビツト機種用のソフトウエアを開発す
る必要がある。しかし、開発費用、開発時期、開
発工数の制約で膨大な数にのぼるソフトウエアの
移植作業、新規の開発は不可能と状況にある。こ
の問題の解決案として、16ビツト機種にも16ビツ
トマイコンと８ビツトマイコンの両者を搭載し、
従来の８ビツト機種用のソフトウエアも実行でき
る機能（以下、８ビツト機種のエミユレーシヨン
と記す）を持たせたシステム構成が考案され、使
用されている。
第５図に従来使用されているこのような８ビツ
ト機種のエミユレーシヨン機能を有する16ビツト
機種のシステム構成図を示す。マイクロプロセツ
サ１−１は16ビツトマイコン、マイクロプロセツ
サ１−２は８ビツト機種のエミユレーシヨン用と
して設けられた８ビツトマイコンである。マイク
ロプロセツサ１−１とマイクロプロセツサ１−２
はエミユレーシヨン制御回路１−３に接続され、
エミユレーシヨン制御回路１−３は外部データバ
ス１−４、外部アドレスバス１−５を介してメモ
リ１−６、入出力装置１−７と接続されている。
メモリ１−６内にはマイクロプロセツサ１−１と
マイクロプロセツサ１−２で実行するプログラム
と処理データが格納されている。16ビツト機種用
ソフトウエアを実行する時（以下、ネイテイブモ
ードと記す）エミユレーシヨン制御回路１−３の
制御でマイクロプロセツサ１−１が外部データバ
ス１−４、外部アドレスバス１−５に接続され、
メモリ１−６内の16ビツト機種用のプログラムを
実行し所定のデータ処理を行なう。また、８ビツ
ト機種のエミユレーシヨン時（以下、エミユレー
シヨンモードと記す）は、エミユレーシソン制御
回路１−３の制御でマイクロプロセツサ１−２が
外部データバス１−４、外部アドレスバス１−５
に接続され、エミユレーシヨン用のマイクロプロ
セツサ１−２がメモリ１−６内の８ビツト機種用
のプログラムを実行し所定のデータ処理を行うこ
とによりエミユレーシヨン機能が実現される。
しかしながら、以上説明したような従来使用さ
れているエミユレーシヨン機能内蔵の情報処理機
器は、ネイテイブモード用のマイクロプロセツサ
とエミユレーシヨン用のマイクロプロセツサの複
数マイクロプロセツサ構成であり、さらにこれら
複数のマイクロプロセツサを制御する回路も内蔵
しているため、必然的にシステム規模が大きくな
るという大きな欠点を有している。また、このよ
うな情報処理機器は、使用する部品点数を増大さ
せ、価格面での市場競争力を低下させるという経
済的な欠点を含んでいる。さらに、こような情報
処理機器は、複数のマイクロプロセツサを使用し
ていても、常にそのうちの１台しか動作状態にな
いため、システム資源の有効利用が全く無視され
ており、システム資源の非効率的運用という大き
な欠点も含んでいる。
〔発明の目的〕
本発明の目的は、マイクロコンピユータが有す
る演算処理装置等のハードウエア資源を有効に利
用した従来機種または下位機種のエミユレーシヨ
ン機能を有するマイクロコンピユータを提供する
ことにある。
〔発明の構成〕
本発明は命令コードを解読する解読回路の制御
により各種のデータ処理を実行する演算処理機能
を有する情報処理装置において、前記情報処理装
置が実行可能な命令コードとは異なる命令コード
を該情報処理装置が実行可能な命令コードに生成
するコード生成手段を設け、前記コード生成手段
は前記異なる命令コードに対応する前記実行可能
な命令コードを生成するための情報を含み、該情
報に基いて前記実行可能な命令コードを生成して
前記解読回路に供給することを特徴とする。
〔実施例〕
以下、図面を参照して本発明の実施例を説明す
る。第１図は本発明の一実施例に係るマイクロコ
ンピユータ２−１のブロツク図で、演算処理装置
２−２、コード変換用メモリ（以下、変換メモリ
と記す）２−３、アドレス制御回路２−４、内部
アドレスバス２−５、アドレスバス端子２−６、
内部データバス２−７、データバス端子２−８、
命令コードセレクタ２−９から構成されている。
演算処理装置２−２は、命令デコード回路２−１
０、タイミング制御回路２−１１、算術論理演算
回路２−１２、汎用レジスタ２−１３、プログラ
ムカウンタ（以下、PCと記す）２−１４、エミ
ユレーシヨン制御回路２−１５を含んでいる。演
算処理装置２−２は命令コードセレクタ２−９で
選択された命令コードに応じて必要なデータ処理
を実行するもので、まず、命令デコード回路２−
１０で命令コードのデコード処理を行ない、続い
てタイミング制御回路２−１１でそのデコード結
果に応じた不図示の各種制御信号の出力タイミン
グを制御する。なお、命令デコード回路２−１０
は、２バイト命令判別信号２−１６および、変換
メモリ２−３を制御するために必要なページ指定
信号２−１７をアドレス制御回路２−４に出力す
る。内部アドレスバス２−５は、アドレスバス端
子２−６と演算処理装置２−２を接続し、演算処
理装置２−２で処理されたアドレス情報をアドレ
スバス端子２−６から外部へ送出する。内部デー
タバス２−７はデータバス端子２−８と演算処理
装置２−２とアドレス制御回路２−４とを接続
し、相互のデータ転送に使用される。変換メモリ
２−３には本発明に基づく命令コード変換テーブ
ルが格納され、内部データバス２−７上の命令コ
ードが読出しアドレスが指定される。また、変換
メモリ２−３の出力は命令コードセレクタ２−９
に接続される。変換メモリ２−３はLSI内部に集
積されているため電気的負荷容量が小さく、信号
の遅延が少ない。このため、低消費電力で高速動
作が可能で、命令コードの高速変換には最も適し
ている。命令コードセレクタ２−９はエミユレー
シヨン制御回路２−１５の制御で内部データバス
２−７上の命令コードまたは変換メモリ２−３の
出力のうち一方を選択して命令デコード回路２−
１０に出力する。アドレス制御回路２−４は２バ
イト命令判別信号２−１６とページ指定信号２−
１７および内部データバス２−７上の命令コード
から第２図に示す変換メモリ２−３の読出しアド
レス（ページ指定フイールド３−１、命令コード
フイールド３−２、２バイト命令指定フイールド
３−３から構成される）を生成する。
次に、第３図の命令コード変換の原理図と第１
図のブロツク図を参照してエミユレーシヨンの原
理を説明する。他機種をエミユレートする時はメ
モリから読み出される命令コードがマイクロコン
ピユータ２−１が持つ命令コード体系になつてい
ないため、そのまま実行させるとまつたく無意味
な処理を実行し、プログラムは暴走状態となる。
本発明では、この他機種の命令コードを変換メモ
リ２−３を使用してマイクロコンピユータ２−１
で実行可能な命令コードの体系に変換し、この変
換された命令コードをマイクロコンピユータ２−
１で実行する。つまり、メモリから読み出された
他機種の命令コードを変換メモリ２−３を用いて
一度翻訳処理を行ない、この翻訳された命令コー
ドをマイクロコンピユータ２−１で実行する。
しかしながら、レジスタとメモリ間の転送処
理、演算処理等、他の機種のマイクロコンピユー
タ２−１とでまつたく同一の処理でも命令コード
の対応関係は非常に複雑である。例として、全く
同一の処理が他機種の命令コード体系において１
バイトの命令コードで指定され（以下、１バイト
命令と記す）、マイクロコンピユータ２−１にお
いても別の１バイトの命令コードで指定される
（以下、１バイト命令と記す）場合（以下、第１
の場合という）、他機種において１バイト命令で
指定される動作がマイクロコンピユータ２−１で
は２バイト命令で指定される場合（以下、第２の
場合という）、また、他機種において２バイト命
令で指定される動作がマイクロコンピユータ２−
１では別の２バイト命令で指定される場合（以
下、第３の場合という）等様々なケースが考えら
れる。
前記の命令コード変換を容易に処理するため、
アドレス制御回路２−４は２バイト命令判別信号
２−１６とページ指定信号２−１７および内部デ
ータバス２−７上の命令コードから第２図に示す
変換メモリ２−３の読出しアドレスを生成する。
まず、上記第１の場合を、第３図ａの原理図と
第１図のブロツク図を参照して説明する。ページ
指定信号２−１７、２バイト命令判別信号２−１
６は共にインアクテイブであり、単純に他機種の
命令コードをアドレス情報として変換メモリ２−
３からマイクロコンピユータ２−１が持つ命令コ
ードを読出す。
上記第２の場合を第３図ｂの原理図と第１図の
ブロツク図を参照して説明する。命令コードの第
１回目の読出し時は、ページ指定信号２−１７、
２バイト命令判別信号２−１６は共にインアクテ
イブの状態であり、変換メモリ２−３の読出しが
行なわれる。マイクロコンピユータ２−１の命令
デコード回路２−１０における命令デコード処理
により、変換された命令コードがマイクロコンピ
ユータ２−１の２バイト命令の第１バイト目であ
ると判断されると、２バイト命令判別信号２−１
６がアクテイブになり、アドレス制御回路２−４
により、引き続き２バイト目の読出しアドレスが
生成され変換メモリ２−３で命令コードの２バイ
ト目の読出しが行なわれる。
上記第３の場合は第３図ｃの原理図と第１図の
ブロツク図を参照して説明する。命令コードの第
１回目の読出し時は、ページ指定信号２−１７、
２バイト命令判別信号２−１６は共にインアクテ
イブの状態であり、変換メモリ２−３の読出しが
行なわれる。マイクロコンピユータ２−１の命令
デコード回路２−１０における命令デコード処理
により、変換された命令コードが他機種の２バイ
ト命令の１バイト目と判断されると、ページ指定
信号２−１７がアクテイブになる。アドレス制御
回路２−４により、ページ指定信号２−１７と他
機種の２バイト目の命令コードから引き続き変換
メモリ２−３の読出しアドレスが生成され、変換
メモリ２−３からマイクロコンピユータ２−１の
１バイト目の命令コードの読出しが行なわれる。
すなわち、変換メモリ２−３は入力される１バイ
ト命令を１バイトもしくは２バイト命令に変換す
るページテーブルと入力される２バイト命令を２
バイト命令に変換するページテーブルとを別々に
有しており、入力された命令が２バイト命令の場
合は入力された命令の１バイト目で発生されたペ
ージ指定信号２−１７と２バイト目の命令コード
とを用いて２バイト命令用のページテーブルを引
くようになつている。マイクロコンピユータ２−
１の命令デコード回路２−１０における命令デコ
ード処理により、２度目に変換された命令コード
がマイクロコンピユータ２−１の２バイト命令の
第１バイト目であると判断されると、今度は２バ
イト命令判別信号２−１６がアクテイブになり、
アドレス制御回路２−４で引き続き２バイト目の
読出しアドレスが生成され、変換メモリ２−３か
ら命令コードの２バイト目が読み出される。
本実施例では命令コード変換の例として第１か
ら第３の場合について説明したが、さらに多バイ
ト命令の変換に関しては、ページ指定信号の多ビ
ツト化、３バイト命令判別信号等の多バイト命令
判別信号の追加により第２図に示すアドレス構成
のページ指定フイールド３−１と２バイト命令指
定フイールド３−３を多ビツト構成にすれば同様
の原理に基づいて命令コードの変換が可能であ
る。
第４図は第１図のマイクロコンピユータ２−１
を使用したエミユレーシヨン機能を有する情報処
理機器の一実施例のブロツク図である。マイクロ
コンピユータ２−１はアドレスバス端子２−６を
介して外部アドレスバス１−５と、また、データ
バス端子２−８を介して外部データバス１−４と
それぞれ接続されている。外部アドレスバス１−
５と外部データバス１−４には、メモリ１−６と
入出力装置１−７が接続されている。メモリ１−
６内にはマイクロコンピユータ２−１がネイテイ
ブモードで実行するプログラムとデータおよびエ
ミユレーシヨンモードで実行するプログラムとデ
ータの両方が格納されている。
次に、第１図および第４図のブロツク図を参照
してネイテイブモードにおける第４図の情報処理
機器の動作を説明する。
ネイテイブモード中はエミユレーシヨン制御回
路２−１５の制御で命令コードセレクタ２−９は
内部データバス２−７を選択し、内部データバス
２−７上の命令コードを命令デコード回路２−１
０に送出する。命令コードの読出し動作時は、タ
イミング制御回路２−１１の制御で、PC２−１
４の内容が内部アドレスバス２−５上に出力さ
れ、アドレスバス端子２−６を経由して外部アド
レスバス１−５上に送出される。メモリ１−６内
の指定アドレスから外部データバス１−４上に読
出された命令コード、データバス端子２−８から
マイクロコンピユータ２−１内の内部データバス
２−７上に読込まれる。命令デコード回路２−１
０は内部データバス２−７上の命令コードを命令
コードセレクタ２−９を経由して取り込み、タイ
ミング制御回路２−１１の制御でPC２−１４を
インクリメントすると同時に所定のデータ処理を
開始する。タイミング制御回路２−１１は命令コ
ードに対応した所定のデータ処理を終了すると、
次の命令コードの読出しのため、再びPC２−１
４を選択してその内容を内部アドレスバス２−５
上に出力し、以下同様の動作を繰り返す。
次に、エミユレーシヨンモードにおける動作を
説明する。エミユレーシヨンモードにおけるる命
令デコード処理中はエミユレーシヨン制御回路２
−１５の制御で命令コードセレクタ２−９は変換
メモリ２−３の出力を選択し、命令デコード回路
２−１０に送出する。命令コードの読出し動作は
ネイテイブモードと同一である。アドレス制御回
路２−４は内部データバス２−７上の命令コード
から第２図に示す変換メモリ２−３の読出しアド
レスを生成する。変換メモリ２−３から読出され
た命令コードは命令コードセレクタ２−９を経由
して命令デコード回路２−１０に取り込まれる。
命令デコード回路２−１０は取り込んだ命令コー
ドがマイクロコンピユータ２−１の２バイト命令
と判別すると２バイト命令判別信号２−１６をア
クテイブにする。アドレス制御回路２−４は２バ
イト命令判別信号２−１６がアクテイブに変化し
たことを受けて２バイト命令指定フイールド３−
３を制御し、２バイト目の命令コードの読出しア
ドレスを生成する。変換メモリ２−３から読み出
された２バイト目の命令コードは再び命令コード
セレクタ２−９を経由して命令デコード回路２−
１０に取り込まれ、次いでタイミング制御回路２
−１１の制御により所定のデータ処理が行なわれ
る。また、他機種の２バイト命令がマイクロコン
ピユータ２−１の２バイト命令に対応する場合に
は、命令デコード回路２−１０は取り込んだ１バ
イト目の命令コードでは命令の処理が確定しない
と判別し、ページ指定信号２−１７をアクテイブ
にする。また、タイミング制御回路２−１１の制
御で、２バイト目の命令コードがメモリ１−６か
ら読出される。アドレス制御回路２−４はページ
指定信号２−１７がアクテイブに変化したことを
受けてページ指定フイールド３−１を制御し、内
部データバス２−７上の２バイト目の命令コード
から再び変換メモリ２−３の読出しアドレスを生
成する。変換メモリ２−３から読み出されたマイ
クロコンピユータ２−１の１バイト目の命令コー
ドは再び命令コードセレクタ２−９を経由して命
令デコード回路２−１０に取り込まれる。命令デ
コード回路２−１０は２バイト命令判別信号２−
１６をアクテイブにし、これを受けてアドレス制
御回路２−４は再び変換メモリ２−３の読出しア
ドレスを生成する。以降は、変換メモリ２−３の
読出し処理、命令デコード回路２−１０における
デコード処理、タイミング制御回路２−１１にお
けるデータ処理を繰り返す。
〔発明の効果〕
本発明は、以上説明した通り高速動作が可能な
命令コード変換メモリをマイクロコンピユータ内
部に集積し、この命令コード変換メモリを使つて
命令コードの解読処理以前に他機種の命令コード
を本マイクロコンピユータが持つ命令コードに変
換して実行するようにしたので、従来の情報処理
機器においてネイテイプモード処理用のマイクロ
プロセツサとは別にエミユレーシヨン専用のマイ
クロプロセツサを設けて実現していたネイテイブ
処理とエミユレーシヨン処理を単一のマイクロコ
ンピユータで実現することが可能となる。
したがつて、本マイクロコンピユータを使用し
て構成されたエミユレーシヨン機能付きの情報処
理機器のシステム構成は従来使用されていた複数
マイクロプロセツサ構成に比較して格段に簡略化
でき、使用部品点数の大幅な削減が可能である。
このため、従来と同等の処理能力を有する情報処
理機器が比較的小規模のシステム構成で実現さ
れ、価格対性能比も飛躍的に改善できる。16ビツ
ト機種が普及しつつある現在、８ビツト機種のエ
ミユレーシヨン機能は必須の機能となりつつあ
り、本発明の実用効果は非常に高い。さらに、本
発明によれば他機種の命令コードによつて作成さ
れたメインプログラムに本機種の命令コードによ
つて作成されたサブルーチンプログラムを実行さ
せることができるという効果もある。またその逆
も成り立つ。
【図面の簡単な説明】
第１図は本発明の一実施例に係るマイクロコン
ピユータのブロツク図、第２図は第１図の変換メ
モリ２−３のアドレスの構成図、第３図は命令コ
ード変換の原理図、第４図は第１図のマイクロコ
ンピユータ２−１を使用したエミユレーシヨン機
能付きの情報処理機器のブロツク図、第５図は従
来使用されている８ビツト機種のエミユレーシヨ
ン機能付きの16ビツト機種のブロツク図である。 １−４……外部データバス、１−５……外部ア
ドレスバス、１−６……メモリ、１−７……入出
力装置、２−１……マイクロコンピユータ、２−
２……演算処理装置、２−３……変換メモリ、２
−４……アドレス制御回路、２−５……内部アド
レスバス、２−６……アドレスバス端子、２−７
……内部データバス、２−８……データバス端
子、２−９……命令コードセレクタ、２−１０…
…命令デコード回路、２−１１……タイミング制
御回路、２−１２……算術論理演算回路、２−１
３……汎用レジスタ、２−１４……プログラムカ
ウンタ、２−１５……エミユレーシヨン制御回
路、２−１６……２バイト命令判別信号、２−１
７……ページ指定信号。

Claims (1)

    【特許請求の範囲】
  1. １ 命令コードを解読する解読回路の制御により
    各種のデータ処理を実行する演算処理機能を有す
    る情報処理装置において、前記情報処理装置が実
    行可能なネイテイブ命令とは異なるエミユレーシ
    ヨン命令のコードと前記解読回路から出力される
    解読情報とからアドレス情報を生成するアドレス
    制御手段と、前記アドレス情報から前記ネイテイ
    ブ命令コードに変換された命令コードを生成する
    コード生成手段と、前記ネイテイブ命令コードと
    前記コード生成手段により変換された命令コード
    との一方を選択してこれを前記解読回路へ送出す
    る命令コード選択手段とを有することを特徴とす
    る情報処理装置。
JP15482484A 1984-07-25 1984-07-25 情報処理装置 Granted JPS6133546A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP15482484A JPS6133546A (ja) 1984-07-25 1984-07-25 情報処理装置
EP85109333A EP0169565B1 (en) 1984-07-25 1985-07-25 Microprocessor compatible with any software represented by different types of instruction formats
DE8585109333T DE3585755D1 (de) 1984-07-25 1985-07-25 Mit jeder durch unterschiedliche instruktionsformattypen repraesentierter programmsprache vereinbarer mikrorechner.
US06/759,006 US4839797A (en) 1984-07-25 1985-07-25 Microprocessor compatible with any software represented by different types of instruction formats

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15482484A JPS6133546A (ja) 1984-07-25 1984-07-25 情報処理装置

Publications (2)

Publication Number Publication Date
JPS6133546A JPS6133546A (ja) 1986-02-17
JPH0412853B2 true JPH0412853B2 (ja) 1992-03-05

Family

ID=15592675

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15482484A Granted JPS6133546A (ja) 1984-07-25 1984-07-25 情報処理装置

Country Status (4)

Country Link
US (1) US4839797A (ja)
EP (1) EP0169565B1 (ja)
JP (1) JPS6133546A (ja)
DE (1) DE3585755D1 (ja)

Families Citing this family (64)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4972317A (en) * 1986-10-06 1990-11-20 International Business Machines Corp. Microprocessor implemented data processing system capable of emulating execution of special instructions not within the established microprocessor instruction set by switching access from a main store portion of a memory
IL84821A (en) * 1986-12-15 1992-07-15 United Technologies Corp Reduced instruction set computing apparatus and methods
PH24865A (en) * 1987-03-24 1990-12-26 Ibm Mode conversion of computer commands
US5179703A (en) * 1987-11-17 1993-01-12 International Business Machines Corporation Dynamically adaptive environment for computer programs
US5115500A (en) * 1988-01-11 1992-05-19 International Business Machines Corporation Plural incompatible instruction format decode method and apparatus
JPH0628036B2 (ja) * 1988-02-01 1994-04-13 インターナショナル・ビジネス・マシーンズ・コーポレーシヨン シミュレーシヨン方法
JPH01255036A (ja) * 1988-04-04 1989-10-11 Toshiba Corp マイクロプロセッサ
JPH02190930A (ja) * 1988-12-29 1990-07-26 Internatl Business Mach Corp <Ibm> ソフトウエア命令実行装置
JP2839730B2 (ja) * 1991-02-25 1998-12-16 株式会社東芝 エミュレーション装置及び半導体装置
JPH04273387A (ja) * 1991-02-28 1992-09-29 Nec Corp 画像処理装置
WO1992015947A1 (en) * 1991-03-07 1992-09-17 Digital Equipment Corporation Improved software debugging system and method especially adapted for code debugging within a multi-architecture environment
US5339422A (en) * 1991-03-07 1994-08-16 Digital Equipment Corporation System and method for jacketing cross-domain calls in a multi-code execution and debugging system within a multi-architecture environment
US5652869A (en) * 1991-03-07 1997-07-29 Digital Equipment Corporation System for executing and debugging multiple codes in a multi-architecture environment using jacketing means for jacketing the cross-domain calls
JPH05189574A (ja) * 1991-07-23 1993-07-30 Internatl Business Mach Corp <Ibm> レンダリング構成要素における複数コマンド支援を行うための方法およびその装置
DE4232053C1 (de) * 1992-09-24 1993-11-25 Siemens Ag Schaltung zur Emulationsbeschleunigung
US6735685B1 (en) * 1992-09-29 2004-05-11 Seiko Epson Corporation System and method for handling load and/or store operations in a superscalar microprocessor
DE69329778T2 (de) 1992-09-29 2001-04-26 Seiko Epson Corp., Tokio/Tokyo System und verfahren zur handhabung von laden und/oder speichern in einem superskalar mikroprozessor
AU6629894A (en) * 1993-05-07 1994-12-12 Apple Computer, Inc. Method for decoding guest instructions for a host computer
WO1994027214A1 (en) * 1993-05-07 1994-11-24 Apple Computer, Inc. Method for decoding sequences of guest instructions for a host computer
GB2289353B (en) * 1994-05-03 1997-08-27 Advanced Risc Mach Ltd Data processing with multiple instruction sets
GB2289354B (en) * 1994-05-03 1997-08-27 Advanced Risc Mach Ltd Multiple instruction set mapping
GB2307072B (en) * 1994-06-10 1998-05-13 Advanced Risc Mach Ltd Interoperability with multiple instruction sets
US6496922B1 (en) * 1994-10-31 2002-12-17 Sun Microsystems, Inc. Method and apparatus for multiplatform stateless instruction set architecture (ISA) using ISA tags on-the-fly instruction translation
US5638525A (en) * 1995-02-10 1997-06-10 Intel Corporation Processor capable of executing programs that contain RISC and CISC instructions
US5692159A (en) * 1995-05-19 1997-11-25 Digital Equipment Corporation Configurable digital signal interface using field programmable gate array to reformat data
JP3310525B2 (ja) * 1995-06-01 2002-08-05 ビー・イー・テクノロジー株式会社 デジタルデータ処理装置
JP3451595B2 (ja) * 1995-06-07 2003-09-29 インターナショナル・ビジネス・マシーンズ・コーポレーション 二つの別個の命令セット・アーキテクチャへの拡張をサポートすることができるアーキテクチャ・モード制御を備えたマイクロプロセッサ
US5819063A (en) * 1995-09-11 1998-10-06 International Business Machines Corporation Method and data processing system for emulating a program
US5872947A (en) * 1995-10-24 1999-02-16 Advanced Micro Devices, Inc. Instruction classification circuit configured to classify instructions into a plurality of instruction types prior to decoding said instructions
KR100584964B1 (ko) 1996-01-24 2006-05-29 선 마이크로시스템즈 인코퍼레이티드 스택 메모리 구조에서의 캐싱 장치
JP2000515270A (ja) * 1996-01-24 2000-11-14 サン・マイクロシステムズ・インコーポレイテッド ネットワークまたはローカルメモリから受け取った命令セットの実行のための二重命令セットプロセッサ
US6179489B1 (en) 1997-04-04 2001-01-30 Texas Instruments Incorporated Devices, methods, systems and software products for coordination of computer main microprocessor and second microprocessor coupled thereto
US5987590A (en) * 1996-04-02 1999-11-16 Texas Instruments Incorporated PC circuits, systems and methods
US5867681A (en) * 1996-05-23 1999-02-02 Lsi Logic Corporation Microprocessor having register dependent immediate decompression
US5794010A (en) * 1996-06-10 1998-08-11 Lsi Logic Corporation Method and apparatus for allowing execution of both compressed instructions and decompressed instructions in a microprocessor
US5896519A (en) * 1996-06-10 1999-04-20 Lsi Logic Corporation Apparatus for detecting instructions from a variable-length compressed instruction set having extended and non-extended instructions
US5905893A (en) * 1996-06-10 1999-05-18 Lsi Logic Corporation Microprocessor adapted for executing both a non-compressed fixed length instruction set and a compressed variable length instruction set
US6711667B1 (en) * 1996-06-28 2004-03-23 Legerity, Inc. Microprocessor configured to translate instructions from one instruction set to another, and to store the translated instructions
US5845107A (en) * 1996-07-03 1998-12-01 Intel Corporation Signaling protocol conversion between a processor and a high-performance system bus
US5896513A (en) * 1996-07-03 1999-04-20 Intel Corporation Computer system providing a universal architecture adaptive to a variety of processor types and bus protocols
US5764934A (en) * 1996-07-03 1998-06-09 Intel Corporation Processor subsystem for use with a universal computer architecture
US6049863A (en) * 1996-07-24 2000-04-11 Advanced Micro Devices, Inc. Predecoding technique for indicating locations of opcode bytes in variable byte-length instructions within a superscalar microprocessor
US5867680A (en) * 1996-07-24 1999-02-02 Advanced Micro Devices, Inc. Microprocessor configured to simultaneously dispatch microcode and directly-decoded instructions
US5925124A (en) * 1997-02-27 1999-07-20 International Business Machines Corporation Dynamic conversion between different instruction codes by recombination of instruction elements
US6105119A (en) * 1997-04-04 2000-08-15 Texas Instruments Incorporated Data transfer circuitry, DSP wrapper circuitry and improved processor devices, methods and systems
US5909559A (en) * 1997-04-04 1999-06-01 Texas Instruments Incorporated Bus bridge device including data bus of first width for a first processor, memory controller, arbiter circuit and second processor having a different second data width
JP3614646B2 (ja) * 1998-03-12 2005-01-26 富士通株式会社 マイクロプロセッサ、演算処理実行方法及び記憶媒体
US6438664B1 (en) 1999-10-27 2002-08-20 Advanced Micro Devices, Inc. Microcode patch device and method for patching microcode using match registers and patch routines
US6633969B1 (en) 2000-08-11 2003-10-14 Lsi Logic Corporation Instruction translation system and method achieving single-cycle translation of variable-length MIPS16 instructions
US7149878B1 (en) 2000-10-30 2006-12-12 Mips Technologies, Inc. Changing instruction set architecture mode by comparison of current instruction execution address with boundary address register values
US7107439B2 (en) 2001-08-10 2006-09-12 Mips Technologies, Inc. System and method of controlling software decompression through exceptions
US7707389B2 (en) * 2003-10-31 2010-04-27 Mips Technologies, Inc. Multi-ISA instruction fetch unit for a processor, and applications thereof
DE102004025418A1 (de) * 2004-05-24 2005-12-22 Infineon Technologies Ag Controller mit einer Decodiereinrichtung
DE102004025419A1 (de) * 2004-05-24 2005-12-22 Infineon Technologies Ag Controller und Verfahren zum Verarbeiten von Befehlen
US7802252B2 (en) * 2007-01-09 2010-09-21 International Business Machines Corporation Method and apparatus for selecting the architecture level to which a processor appears to conform
EP2203814A4 (en) * 2007-09-19 2012-11-07 Kpit Cummins Infosystems Ltd MECHANISM FOR RELEASING PLUG AND PLAY HARDWARE COMPONENTS FOR SEMI-AUTOMATIC SOFTWARE MIGRATION
US11803383B2 (en) 2020-12-29 2023-10-31 Shanghai Zhaoxin Semiconductor Co., Ltd. Method and system for executing new instructions
US11914997B2 (en) 2020-12-29 2024-02-27 Shanghai Zhaoxin Semiconductor Co., Ltd. Method and system for executing new instructions
US11789736B2 (en) 2020-12-29 2023-10-17 Shanghai Zhaoxin Semiconductor Co., Ltd. Method and system for executing new instructions
US11669328B2 (en) 2020-12-29 2023-06-06 Shanghai Zhaoxin Semiconductor Co., Ltd. Method and system for converting instructions
US11604643B2 (en) 2020-12-29 2023-03-14 Shanghai Zhaoxin Semiconductor Co., Ltd. System for executing new instructions and method for executing new instructions
US11625247B2 (en) 2020-12-29 2023-04-11 Shanghai Zhaoxin Semiconductor Co., Ltd. System for executing new instructions and method for executing new instructions
US20220206809A1 (en) 2020-12-29 2022-06-30 Shanghai Zhaoxin Semiconductor Co., Ltd. Method and system for executing new instructions
US11816487B2 (en) * 2020-12-29 2023-11-14 Shanghai Zhaoxin Semiconductor Co., Ltd. Method of converting extended instructions based on an emulation flag and retirement of corresponding microinstructions, device and system using the same

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2253435A5 (ja) * 1973-11-30 1975-06-27 Honeywell Bull Soc Ind
JPS548415B2 (ja) * 1974-09-11 1979-04-16
GB2002553A (en) * 1977-08-10 1979-02-21 Itek Corp High speed, real-time computer emulator
US4236204A (en) * 1978-03-13 1980-11-25 Motorola, Inc. Instruction set modifier register
US4315321A (en) * 1978-06-16 1982-02-09 The Kardios Systems Corporation Method and apparatus for enhancing the capabilities of a computing system
US4388682A (en) * 1979-09-04 1983-06-14 Raytheon Company Microprogrammable instruction translator
US4415969A (en) * 1980-02-07 1983-11-15 Intel Corporation Macroinstruction translator unit for use in a microprocessor
US4587612A (en) * 1982-10-22 1986-05-06 International Business Machines Corporation Accelerated instruction mapping external to source and target instruction streams for near realtime injection into the latter
US4638423A (en) * 1985-03-06 1987-01-20 Motorola, Inc. Emulating computer

Also Published As

Publication number Publication date
EP0169565A3 (en) 1988-09-07
DE3585755D1 (de) 1992-05-07
EP0169565A2 (en) 1986-01-29
EP0169565B1 (en) 1992-04-01
JPS6133546A (ja) 1986-02-17
US4839797A (en) 1989-06-13

Similar Documents

Publication Publication Date Title
JPH0412853B2 (ja)
CN101299185B (zh) 一种基于cisc结构的微处理器结构
US5077657A (en) Emulator Assist unit which forms addresses of user instruction operands in response to emulator assist unit commands from host processor
US4181934A (en) Microprocessor architecture with integrated interrupts and cycle steals prioritized channel
US4378589A (en) Undirectional looped bus microcomputer architecture
JPS6311697B2 (ja)
US4339793A (en) Function integrated, shared ALU processor apparatus and method
US3675214A (en) Processor servicing external devices, real and simulated
JPH0135367B2 (ja)
JP2004086837A (ja) データ処理装置
US4037204A (en) Microprocessor interrupt logic
JP4073721B2 (ja) データ処理装置
US4004281A (en) Microprocessor chip register bus structure
JPH07120338B2 (ja) 共同プロセッサによる命令の実行をデータプロセッサが調整する方法および該データプロセッサ
US4032896A (en) Microprocessor having index register coupled to serial-coupled address bus sections and to data bus
JP2754825B2 (ja) マイクロプロセッサ
JP2826309B2 (ja) 情報処理装置
JP3851008B2 (ja) プロセッサおよびそれを有する半導体集積回路、処理装置ならびに命令処理方法
JPS6310445B2 (ja)
JPH04104350A (ja) マイクロプロセッサ
JPS62151938A (ja) 命令処理方式
CA1091359A (en) Unidirectional looped busses microprocessor
JPH0524537B2 (ja)
JP3547012B2 (ja) マイクロコンピュータ
JPS603049A (ja) バスインタ−フエ−ス装置