JPH04128786A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPH04128786A JPH04128786A JP2251076A JP25107690A JPH04128786A JP H04128786 A JPH04128786 A JP H04128786A JP 2251076 A JP2251076 A JP 2251076A JP 25107690 A JP25107690 A JP 25107690A JP H04128786 A JPH04128786 A JP H04128786A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- scanning
- high voltage
- data
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0233—Improving the luminance or brightness uniformity across the screen
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Control Of El Displays (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、容量性フラットマトリクスデイスプレィ（以
下、薄膜ＥＬ表示装置と呼ぶ）やプラズマデイスプレィ
などの表示装置に関する。
下、薄膜ＥＬ表示装置と呼ぶ）やプラズマデイスプレィ
などの表示装置に関する。
従来の技術
第６図は一般的な薄膜ＥＬ表示装置の構成を概略的に示
すブロック図である。
すブロック図である。
表示パネル１は薄膜ＥＬ素子からなっている。
この薄［ＥＬ紫子は、ガラス基板上に帯状の透明電極を
平行に配列し、この上に誘電物質を積層し、さらにその
上にＥＬ層を積層し、さらにその上に誘電物質を積層し
て３層構造にし、その上に上記透明電極と直交する方向
に延びる帯状の背面電極を平行に配列して構成されてい
る。上記薄膜ＥＬ素子は、第７図に示す印加電圧−輝度
特性から明らかなように、２００Ｖ程度の比較的高電圧
によって駆動される。
平行に配列し、この上に誘電物質を積層し、さらにその
上にＥＬ層を積層し、さらにその上に誘電物質を積層し
て３層構造にし、その上に上記透明電極と直交する方向
に延びる帯状の背面電極を平行に配列して構成されてい
る。上記薄膜ＥＬ素子は、第７図に示す印加電圧−輝度
特性から明らかなように、２００Ｖ程度の比較的高電圧
によって駆動される。
表示パネル１では、薄膜ＥＬ素子の透明！極がデータ側
電極Ｄ１〜Ｄｍとされ、また薄膜ＥＬ素子の背面電極が
走査側電ｖｋＳ１〜Ｓｎとされている。
電極Ｄ１〜Ｄｍとされ、また薄膜ＥＬ素子の背面電極が
走査側電ｖｋＳ１〜Ｓｎとされている。
データ側スイッチング回路２は、各データ側電ｆｉＤ１
〜Ｄｍに個別的に変調電圧ＶＭを印加するための回路で
あり、各データ側電極Ｄ１〜Ｄｍに個別的に接続された
データ側出力ボート群３と、各データ側電極Ｄ１〜Ｄｍ
に対応する表示データを受は入れ、その表示データに応
じてデータ側出力ボート群３をオン・オフさせる論理回
路４とを有する。
〜Ｄｍに個別的に変調電圧ＶＭを印加するための回路で
あり、各データ側電極Ｄ１〜Ｄｍに個別的に接続された
データ側出力ボート群３と、各データ側電極Ｄ１〜Ｄｍ
に対応する表示データを受は入れ、その表示データに応
じてデータ側出力ボート群３をオン・オフさせる論理回
路４とを有する。
走査側スイッチング回路５は、各走査側電極８１〜Ｓｎ
にその線順次に従って書込み電圧ＶＷＩＶＷ２ （ただ
しＶＷ１＝ＶＷ２＋ＶＭ）を印加するための回路であり
、各走査側電極Ｓ１〜Ｓｎに個別的に接続された走査側
出力ポート群６と、走査側出力ポート群６を走査側電極
Ｓ１〜Ｓ５ｎの線順次に従ってオン オフさせる論理回
路７とを有する。
にその線順次に従って書込み電圧ＶＷＩＶＷ２ （ただ
しＶＷ１＝ＶＷ２＋ＶＭ）を印加するための回路であり
、各走査側電極Ｓ１〜Ｓｎに個別的に接続された走査側
出力ポート群６と、走査側出力ポート群６を走査側電極
Ｓ１〜Ｓ５ｎの線順次に従ってオン オフさせる論理回
路７とを有する。
駆動回路８は、一定の基準電圧ＶＤから表示パネル１駆
動用の高電圧を発生させるための回路てあり、データ側
出力ボート群３に変調電圧ＶＭを供給するための変調駆
動回路つと、走査側出力ポート群６に書込み電圧ＶＷ１
．−ＶＷ２を供給するための書込み駆動回路１０とを有
する。
動用の高電圧を発生させるための回路てあり、データ側
出力ボート群３に変調電圧ＶＭを供給するための変調駆
動回路つと、走査側出力ポート群６に書込み電圧ＶＷ１
．−ＶＷ２を供給するための書込み駆動回路１０とを有
する。
駆動論理回路１１は、表示データＤ、データ転送りロッ
クＣＫ、水平同期信号Ｈ１垂直同期信号Ｖなどの入力信
号に基づいて、表示パネル１の駆動に必要な各種のタイ
ミング信号を発生するための回路である。
クＣＫ、水平同期信号Ｈ１垂直同期信号Ｖなどの入力信
号に基づいて、表示パネル１の駆動に必要な各種のタイ
ミング信号を発生するための回路である。
上記表示装置の基本的な表示駆動は第１フイールドおよ
び第２フイールドの２つのフィールドにわたる期間を１
周期とし、データ側電極Ｄ１〜Ｄｍに対しては発光・非
発光を決める表示データに対応する変調電圧ＶＭを与え
る一方、走査側電極Ｓ１〜Ｓｎに対しては書込み電圧と
して第１フイールドではＶＷＩを、また第２フイールド
ではＶＷ２を線順次に与えることによって行われる。
び第２フイールドの２つのフィールドにわたる期間を１
周期とし、データ側電極Ｄ１〜Ｄｍに対しては発光・非
発光を決める表示データに対応する変調電圧ＶＭを与え
る一方、走査側電極Ｓ１〜Ｓｎに対しては書込み電圧と
して第１フイールドではＶＷＩを、また第２フイールド
ではＶＷ２を線順次に与えることによって行われる。
この表示駆動によって、データ側電極Ｄ１〜Ｄｍと走査
側電極８１〜Ｓｎとが交差する絵素の部分に書込み電圧
ＶＷＩ、 −ＶＷ２と変調電圧ＶＭの重畳効果あるいは
相殺効果が生じる。上記表示パネル１を構成する薄膜Ｅ
Ｌ素子は第７図に示す印加電圧−輝度特性を示すので、
書込み電圧ＶＷ１、−ＶＷ２と変調電圧ＶＭの重畳効果
および相殺効果によって、絵素には実効電圧として発光
しきい値電圧ｖｔｈ以上の電圧ＶＷ１、あるいは発光し
きい値電圧ｖｔｈ以下の電圧Ｖ ｗ ２が印加され、各
絵素は発光または非発光の状態となり、所定の表示が得
られる。
側電極８１〜Ｓｎとが交差する絵素の部分に書込み電圧
ＶＷＩ、 −ＶＷ２と変調電圧ＶＭの重畳効果あるいは
相殺効果が生じる。上記表示パネル１を構成する薄膜Ｅ
Ｌ素子は第７図に示す印加電圧−輝度特性を示すので、
書込み電圧ＶＷ１、−ＶＷ２と変調電圧ＶＭの重畳効果
および相殺効果によって、絵素には実効電圧として発光
しきい値電圧ｖｔｈ以上の電圧ＶＷ１、あるいは発光し
きい値電圧ｖｔｈ以下の電圧Ｖ ｗ ２が印加され、各
絵素は発光または非発光の状態となり、所定の表示が得
られる。
したがって、１つの絵素に対しては、第１フイールドと
第２フイールドとでそれぞれ極性の反転した実効電圧が
交互に印加され、２つのフィールドを１周期として薄１
１１ｊＥＬ素子にとって理想的とされる対称な交流駆動
が行われることになる。
第２フイールドとでそれぞれ極性の反転した実効電圧が
交互に印加され、２つのフィールドを１周期として薄１
１１ｊＥＬ素子にとって理想的とされる対称な交流駆動
が行われることになる。
第８図は、第６区における書込駆動回路ｌＯと駆動論理
回路１１の構成をより詳細に示したブロック図である。
回路１１の構成をより詳細に示したブロック図である。
書込駆動回路１０内には、高電圧ＨＶを生成する高電圧
電源１３と、その高電圧Ｈ■の走査側出力ポート群６へ
の供給を断続させることによって、走査側出力ポート群
６が表示パネル１の各絵素の行を順次指定するタイミン
グに合わせたパルス状の書込み電圧ｖｗ１．ｖｗ２を得
るためのスイッチング素子１２とが含まれている。
電源１３と、その高電圧Ｈ■の走査側出力ポート群６へ
の供給を断続させることによって、走査側出力ポート群
６が表示パネル１の各絵素の行を順次指定するタイミン
グに合わせたパルス状の書込み電圧ｖｗ１．ｖｗ２を得
るためのスイッチング素子１２とが含まれている。
このスイッチング素子１２のオン・オフは駆動論理回路
１１からのコントロール信号ＨＶＣによって制御される
。
１１からのコントロール信号ＨＶＣによって制御される
。
また、上記駆動輪履口Ｉ＠１１内には読出し専用メモリ
などのメモリ１４が含まれ、このメモリ１４に書込まれ
たタイミングにしたがって上記コントロール信号ＨＶＣ
が出力される。
などのメモリ１４が含まれ、このメモリ１４に書込まれ
たタイミングにしたがって上記コントロール信号ＨＶＣ
が出力される。
第９図は、上述した表示装置の表示駆動のタイミングを
示すタイミングチャートである。そのうち第９図〈１〉
は垂直同期信号Ｖを示し、第９図（２）は走査側電極８
１〜Ｓｎに印加する書込み電圧のパルス波形を示し、第
９図（３）はこのとき書込駆動回路１０内の高電圧電源
１３から出力される高電圧ＨＶの波形を示している。
示すタイミングチャートである。そのうち第９図〈１〉
は垂直同期信号Ｖを示し、第９図（２）は走査側電極８
１〜Ｓｎに印加する書込み電圧のパルス波形を示し、第
９図（３）はこのとき書込駆動回路１０内の高電圧電源
１３から出力される高電圧ＨＶの波形を示している。
発明が解決しようとする課題
上述した従来の表示装置においては、第９図（３）に示
すように書込駆動回路１０内の高電圧電源１３から出力
される高電圧ＨＶに変動があるために、書込み電圧Ｖｗ
ｌ、−ＶＷ２として印加されるパルス電圧の振幅が走査
側電極によって異なることになり、その結果、画面上に
おいて走査ライン間で輝度差が生じて表示品位を著しく
低下させてしまうという問題点があった。
すように書込駆動回路１０内の高電圧電源１３から出力
される高電圧ＨＶに変動があるために、書込み電圧Ｖｗ
ｌ、−ＶＷ２として印加されるパルス電圧の振幅が走査
側電極によって異なることになり、その結果、画面上に
おいて走査ライン間で輝度差が生じて表示品位を著しく
低下させてしまうという問題点があった。
すなわち、第９図（１）に示すように垂直同期信号■に
は、書込み電圧の最終の走査側電極Ｓｎへの印加から次
のフィールドの最初の走査側電極Ｓ１への印加までの間
にブランキング期間があり、この間、上述した高電圧電
源１３に対する負荷が軽くなって高電圧電源１３の出力
レベルは第９図（３）に示すように高くなり、次に走査
側電極Ｓ１への書込み電圧の印加が始まっても出力レベ
ルはすぐには所定の値に戻らず、しばらく高い出力レベ
ルが続く。その結果、最初の走査側電極Ｓ１に印加され
る書込み電圧は、最後の走査側電極Ｓｎに印加される書
込み電圧に比べて高くなり、走査ライン間で輝度差が生
じるのである。
は、書込み電圧の最終の走査側電極Ｓｎへの印加から次
のフィールドの最初の走査側電極Ｓ１への印加までの間
にブランキング期間があり、この間、上述した高電圧電
源１３に対する負荷が軽くなって高電圧電源１３の出力
レベルは第９図（３）に示すように高くなり、次に走査
側電極Ｓ１への書込み電圧の印加が始まっても出力レベ
ルはすぐには所定の値に戻らず、しばらく高い出力レベ
ルが続く。その結果、最初の走査側電極Ｓ１に印加され
る書込み電圧は、最後の走査側電極Ｓｎに印加される書
込み電圧に比べて高くなり、走査ライン間で輝度差が生
じるのである。
上記問題の解決策として、高電圧電源１３そのものの負
荷変動を小さく押えることが考えられるが、この場合に
は高電圧電源１３の出力段に大容量のコンデンサを入れ
たり、あるいは高電圧電源１３に対する制御回路の制御
精度を上げる必要があり、部品点数の増加を招きコスト
アップの要因になるという新たな問題が生じる。
荷変動を小さく押えることが考えられるが、この場合に
は高電圧電源１３の出力段に大容量のコンデンサを入れ
たり、あるいは高電圧電源１３に対する制御回路の制御
精度を上げる必要があり、部品点数の増加を招きコスト
アップの要因になるという新たな問題が生じる。
したがって、本発明の目的は、画面の走査ライン間に生
じる輝度差をコストアップを招くことなく防止できる表
示装置を提供することである。
じる輝度差をコストアップを招くことなく防止できる表
示装置を提供することである。
課題を解決するための手段
本発明は、複数の走査側電極と複数のデータ側電極とが
互いに交差する方向に配列され、その走査側電極とデー
タ側電極の交点ごとに絵素を有する表示パネルと、 前記走査側電極に接続され、絵素の行を順次指定するた
めの高電圧を走査側電極に対して選択的に出力する走査
側スイッチング回路と、前記データ側電極に接続され、
絵素の各列に表示データに対応する信号電圧を与えるた
めに、その信号電圧をデータ側電極に対して出力するデ
ータ側スイッチング回路と、 前記高電圧を生成する高電圧電源を含み、前記走査側ス
イッチング回路が絵素の行を順次指定するタイミングに
合わせて高電圧パルスを走査側スイッチング回路に供給
する走査側駆動回路と、前記信号電圧を前記データ側ス
イッチング回路に供給するデータａ駆動回路とを含む表
示装置において、 前記走査側駆動回路における高電圧電源が生成する高電
圧のレベルが増大するのに応じて、走査側駆動回路から
走査側スイッチング回路に供給する高電圧パルスのパル
ス幅を減じる手段を設けたことを特徴とする表示装置で
ある。
互いに交差する方向に配列され、その走査側電極とデー
タ側電極の交点ごとに絵素を有する表示パネルと、 前記走査側電極に接続され、絵素の行を順次指定するた
めの高電圧を走査側電極に対して選択的に出力する走査
側スイッチング回路と、前記データ側電極に接続され、
絵素の各列に表示データに対応する信号電圧を与えるた
めに、その信号電圧をデータ側電極に対して出力するデ
ータ側スイッチング回路と、 前記高電圧を生成する高電圧電源を含み、前記走査側ス
イッチング回路が絵素の行を順次指定するタイミングに
合わせて高電圧パルスを走査側スイッチング回路に供給
する走査側駆動回路と、前記信号電圧を前記データ側ス
イッチング回路に供給するデータａ駆動回路とを含む表
示装置において、 前記走査側駆動回路における高電圧電源が生成する高電
圧のレベルが増大するのに応じて、走査側駆動回路から
走査側スイッチング回路に供給する高電圧パルスのパル
ス幅を減じる手段を設けたことを特徴とする表示装置で
ある。
作 用
本発明に従えば、走査側駆動回路における高電圧電源の
出力レベルの増大に伴い書込み電圧の振幅が高くなると
、それに応じて書込み電圧のパルス幅は狭くされるので
、画面のどの走査側電極上の絵素も同一輝度に揃い、輝
度むらのない表示が行われる。
出力レベルの増大に伴い書込み電圧の振幅が高くなると
、それに応じて書込み電圧のパルス幅は狭くされるので
、画面のどの走査側電極上の絵素も同一輝度に揃い、輝
度むらのない表示が行われる。
実施例
第１図は本発明の一実施例である表示装置による表示駆
動のタイミングを示すタイミングチャートであり、その
うち第１図（１）は垂直同期信号Ｖの波形を、第１図（
２）は書込み電圧のパルス波形を、第１図（３）は高電
圧電源１３の高電圧出力波形をそれぞれ示している。
動のタイミングを示すタイミングチャートであり、その
うち第１図（１）は垂直同期信号Ｖの波形を、第１図（
２）は書込み電圧のパルス波形を、第１図（３）は高電
圧電源１３の高電圧出力波形をそれぞれ示している。
この実施例は薄１１！ＥＬ表示装！の場合を示し、その
概略の構成は第６図および第８図で示した一般的な薄膜
ＥＬ表示装置の場合と同じであるので、ここではその構
成については図示および説明を省略する。
概略の構成は第６図および第８図で示した一般的な薄膜
ＥＬ表示装置の場合と同じであるので、ここではその構
成については図示および説明を省略する。
この実施例では、第８図における駆動輪理回路１１のメ
モリ１４から書込駆動回路１０のスイッチング素子１２
に与えるコントロール信号ＨＶＣとして、各フィールド
の最初の数ラインの走査側電極たとえば走査側電極Ｓ１
から走査側電極Ｓ４を指定するまでの間は本来よりもパ
ルス幅が狭くかつそのパルス幅は走査側電極の順次指定
が進むにつれて段階的に広くなるようなコントロール信
号ＨＶＣを出力するように、予め上記メモリ１４にその
タイミングデータが書き込まれている。
モリ１４から書込駆動回路１０のスイッチング素子１２
に与えるコントロール信号ＨＶＣとして、各フィールド
の最初の数ラインの走査側電極たとえば走査側電極Ｓ１
から走査側電極Ｓ４を指定するまでの間は本来よりもパ
ルス幅が狭くかつそのパルス幅は走査側電極の順次指定
が進むにつれて段階的に広くなるようなコントロール信
号ＨＶＣを出力するように、予め上記メモリ１４にその
タイミングデータが書き込まれている。
したがって、この実施例の表示装置では、ブランキング
期間にレベルの増大した高電圧電源１３の高電圧ＨＶが
走査側電極への書込み電圧印加開始以後、次第に低下し
て所定レベルに落ち着くまでの間、これに伴って振幅が
高くなる書込み電圧のパルス幅は、第１図（２）に示す
ように振幅が大きいほど狭くなる。書込み電圧の振幅が
大きいほど、表示パネル１の絵素に印加される実効電圧
も大きくなり、第７図に示す印加電圧−輝度特性から絵
素の輝度も高くなるが、一方、印加される時間が短い程
つまり上記書込み電圧のパルス幅が狭くなるほど絵素の
発光時間は短くなるので、総合的には各走査側電極８１
〜Ｓｎ上の絵素が表す輝度はどれもほぼ同じになる。
期間にレベルの増大した高電圧電源１３の高電圧ＨＶが
走査側電極への書込み電圧印加開始以後、次第に低下し
て所定レベルに落ち着くまでの間、これに伴って振幅が
高くなる書込み電圧のパルス幅は、第１図（２）に示す
ように振幅が大きいほど狭くなる。書込み電圧の振幅が
大きいほど、表示パネル１の絵素に印加される実効電圧
も大きくなり、第７図に示す印加電圧−輝度特性から絵
素の輝度も高くなるが、一方、印加される時間が短い程
つまり上記書込み電圧のパルス幅が狭くなるほど絵素の
発光時間は短くなるので、総合的には各走査側電極８１
〜Ｓｎ上の絵素が表す輝度はどれもほぼ同じになる。
第２図は、本発明の第２の実施例である薄膜ＥＬ表示装
置の書込駆動回路１０と、駆動論理回路１１との接続構
成を示す回路図である。
置の書込駆動回路１０と、駆動論理回路１１との接続構
成を示す回路図である。
書込駆動回路１０および駆動論理回路１１自体は第８図
に示す従来の回路構成と同じであるが、ここでは駆動論
理回路１１から出力されるコントロール信号ＨＶＣを変
換回路１５によって別のコントロール信号）（ＶＣ２に
変換して書込駆動回路１０のスイッチング素子１２に供
給するようにした点が従来例と異なる。
に示す従来の回路構成と同じであるが、ここでは駆動論
理回路１１から出力されるコントロール信号ＨＶＣを変
換回路１５によって別のコントロール信号）（ＶＣ２に
変換して書込駆動回路１０のスイッチング素子１２に供
給するようにした点が従来例と異なる。
すなわち、上記変換回路１５は、駆動論理回路１１から
出力されるコントロール信号ＨＶＣを反転させるインバ
ータ１６と、ダイオード１７、抵抗１８、コンデンサ１
つからなり上記インバータ１６による反転信号を積分処
理する積分回路２゜と、ダイオード２１、抵抗２２．コ
ンデンサ２３からなり垂直同期信号■を積分処理する積
分回路２４と、上記積分回路２ｏの出力ＨＶＣ１と積分
回路２４の出力ｖ１とを比較するコンパレータ２５とで
構成されている。
出力されるコントロール信号ＨＶＣを反転させるインバ
ータ１６と、ダイオード１７、抵抗１８、コンデンサ１
つからなり上記インバータ１６による反転信号を積分処
理する積分回路２゜と、ダイオード２１、抵抗２２．コ
ンデンサ２３からなり垂直同期信号■を積分処理する積
分回路２４と、上記積分回路２ｏの出力ＨＶＣ１と積分
回路２４の出力ｖ１とを比較するコンパレータ２５とで
構成されている。
第３図は上記変換回路１５の動作を示すタイミングチャ
ートであり、そのうち第３［Ｊ（１）は垂直同期信号Ｖ
の波形を、第３図（２）は駆動論理回路１１から出力さ
れるコントロール信号ＨＶＣの波形を、第３図（３）は
積分回路２０．２４がち出力される各信号ＨＶＣＩ、Ｖ
ｌの波形を、第３図（４）は変換回路１５がら出力され
るコントロール信号ＨＶＣ２の波形をそれぞれ示してい
る。
ートであり、そのうち第３［Ｊ（１）は垂直同期信号Ｖ
の波形を、第３図（２）は駆動論理回路１１から出力さ
れるコントロール信号ＨＶＣの波形を、第３図（３）は
積分回路２０．２４がち出力される各信号ＨＶＣＩ、Ｖ
ｌの波形を、第３図（４）は変換回路１５がら出力され
るコントロール信号ＨＶＣ２の波形をそれぞれ示してい
る。
次に、第３図のタイミングチャートを参照して、上記変
換回路１５の動作を説明する。
換回路１５の動作を説明する。
第３図（２）に示すコントロール信号ＨＶＣは、インバ
ータ１６で反転された後、積分図１２０によって第３図
（３）に実線で示す積分波形の信号ＨＶＣ１に変換され
る。
ータ１６で反転された後、積分図１２０によって第３図
（３）に実線で示す積分波形の信号ＨＶＣ１に変換され
る。
一方、第３図（１）に示す垂直同期信号Ｖは、積分回路
２４によって第３図（３）に−点鎖線で示す積分波形の
信号Ｖ１に変換される。
２４によって第３図（３）に−点鎖線で示す積分波形の
信号Ｖ１に変換される。
上記信号ＨＶＣ１はコンパレータ２５の反を入力端子に
、また上記信号Ｖ１はコ〉・パレータ２５の非反転入力
端子に入力されるので、コンパレータ２５は、信号ＨＶ
Ｃ１に比べて信号ｖ１がハイレベルとなる期間だけ第３
図（４）に示すようにハイレベルとなるコントロール信
号ＨＶＣ２を出力し、これが書込駆動回路１ｏのスイッ
チング素子１２に供給される。上記コントロール信号）
（ＶＣ２は第３図（２）のコントロール信号ＨＶＣに対
応付けられる信号であって、がっ、そのパルス幅はフィ
ールドの初めでは十分狭く、次第に広くなって本来のコ
ントロール信号ＨＶＣのパルス幅に近付くように変化す
る。その結果、このコントロール信号ＨＶＣ２によって
パルス幅を制御される書込駆動０路１ｏがらの書込み電
圧は第１図（２）に示すパルス波形と同じになる。した
がって、この実施例の場合にも、高電圧電源１３の高電
圧出力の変動に左右されることなく、表示パネル１の画
面では上下にわたって絵素の輝度が均一になる。
、また上記信号Ｖ１はコ〉・パレータ２５の非反転入力
端子に入力されるので、コンパレータ２５は、信号ＨＶ
Ｃ１に比べて信号ｖ１がハイレベルとなる期間だけ第３
図（４）に示すようにハイレベルとなるコントロール信
号ＨＶＣ２を出力し、これが書込駆動回路１ｏのスイッ
チング素子１２に供給される。上記コントロール信号）
（ＶＣ２は第３図（２）のコントロール信号ＨＶＣに対
応付けられる信号であって、がっ、そのパルス幅はフィ
ールドの初めでは十分狭く、次第に広くなって本来のコ
ントロール信号ＨＶＣのパルス幅に近付くように変化す
る。その結果、このコントロール信号ＨＶＣ２によって
パルス幅を制御される書込駆動０路１ｏがらの書込み電
圧は第１図（２）に示すパルス波形と同じになる。した
がって、この実施例の場合にも、高電圧電源１３の高電
圧出力の変動に左右されることなく、表示パネル１の画
面では上下にわたって絵素の輝度が均一になる。
第４図は、本発明の第３の実施例である薄膜ＥＬ表示装
置における書込駆動回路１０と、駆動論理回路１１との
接続構成を示す回路図である。
置における書込駆動回路１０と、駆動論理回路１１との
接続構成を示す回路図である。
この実施例では駆動論理回路１１から出力されるコント
ロール信号ＨＶＣを変換回路２６によって別のコントロ
ール信号ＨＶＣ４に変換して書込駆動回路１０のスイッ
チング素子１２に供給するようにしたものであって、そ
のほかの構成は先の第２の実施例と同様である。
ロール信号ＨＶＣを変換回路２６によって別のコントロ
ール信号ＨＶＣ４に変換して書込駆動回路１０のスイッ
チング素子１２に供給するようにしたものであって、そ
のほかの構成は先の第２の実施例と同様である。
すなわち、上記変換回路２６は、抵抗２７，２８、コン
デンサ２つ、ダイオード３０からなり高電圧電源１３か
ら出力される高電圧ＨＶから交流成分ＨＶＩを取り出す
フィルタ３１と、ダイオード３２、抵抗３３、コンデン
サ３４からなり駆動論理回路１１から出力されるコント
ロール信号ＨＶＣを積分処理する積分回路３５と、上記
フィルタ３１からの出力信号ＨＶＩと積分回路３５から
の出力信号ＨＶＣ３とを比較するコンパレータ３６とで
構成されている。
デンサ２つ、ダイオード３０からなり高電圧電源１３か
ら出力される高電圧ＨＶから交流成分ＨＶＩを取り出す
フィルタ３１と、ダイオード３２、抵抗３３、コンデン
サ３４からなり駆動論理回路１１から出力されるコント
ロール信号ＨＶＣを積分処理する積分回路３５と、上記
フィルタ３１からの出力信号ＨＶＩと積分回路３５から
の出力信号ＨＶＣ３とを比較するコンパレータ３６とで
構成されている。
第５図は上記変換回路２６の動作を示すタイミングチャ
ートであり、そのうち第５図（１）は垂直同期信号■の
波形を、第５図（２）は駆動論理回路１１から出力され
るコントロール信号ＨＶＣの波形を、第５図（３）はフ
ィルタ３１および積分回路３５から出力される各信号Ｈ
ＶＩ、ＨＶＣ３の波形を、第５図（４）は変換回路２６
から出力されるコントロール信号ＨＶＣ４の波形をそれ
ぞれ示している。
ートであり、そのうち第５図（１）は垂直同期信号■の
波形を、第５図（２）は駆動論理回路１１から出力され
るコントロール信号ＨＶＣの波形を、第５図（３）はフ
ィルタ３１および積分回路３５から出力される各信号Ｈ
ＶＩ、ＨＶＣ３の波形を、第５図（４）は変換回路２６
から出力されるコントロール信号ＨＶＣ４の波形をそれ
ぞれ示している。
次に、第５図のタイミングチャートを参照して、上記変
換回路２６の動作を説明する。
換回路２６の動作を説明する。
第５図（２）に示すコントロール信号ＨＶＣは、積分回
路３５によって第５図（３）に実線で示す積分波形の信
号ＨＶＣ３に変換される。
路３５によって第５図（３）に実線で示す積分波形の信
号ＨＶＣ３に変換される。
一方、第５図（１）に示す高電圧ＨＶからは、フィルタ
３１によって第５図（３）に−点鎖線で示す波形の交流
成分ＨＶＩが取り出される。
３１によって第５図（３）に−点鎖線で示す波形の交流
成分ＨＶＩが取り出される。
上記交流成分ＨＶ１はコンパレータ３６の反転入力端子
に、また上記信号ＨＶＣ３はコンパレータ３６の非反転
入力端子に入力されるので、コンパレータ３６は、交流
成分ＨＶＩに比べて信号ＨＶＣ３がハイレベルとなる期
間だけ第５図（４）に示すようにハイレベルとなるコン
トロール信号ＨＶＣ４を出力し、これが書込駆動回路１
０のスイッチング素子１２に供給される。上記コントロ
ール信号）ＩＶｃ４は第５図（２）のコントロール信号
ＨＶＣに対応付けられる信号であって、かつ、そのパル
ス幅はフィールドの初めでは十分狭く、次第に広くなっ
て本来のコントロール信号ＨＶＣのパルス幅に近付くよ
うに変化する。その結果、このコントロール信号ＨＶＣ
４によってパルス幅を制御される書込駆動回路１０から
の書込み電圧は第１図（２）に示すパルス波形と同じに
なる。
に、また上記信号ＨＶＣ３はコンパレータ３６の非反転
入力端子に入力されるので、コンパレータ３６は、交流
成分ＨＶＩに比べて信号ＨＶＣ３がハイレベルとなる期
間だけ第５図（４）に示すようにハイレベルとなるコン
トロール信号ＨＶＣ４を出力し、これが書込駆動回路１
０のスイッチング素子１２に供給される。上記コントロ
ール信号）ＩＶｃ４は第５図（２）のコントロール信号
ＨＶＣに対応付けられる信号であって、かつ、そのパル
ス幅はフィールドの初めでは十分狭く、次第に広くなっ
て本来のコントロール信号ＨＶＣのパルス幅に近付くよ
うに変化する。その結果、このコントロール信号ＨＶＣ
４によってパルス幅を制御される書込駆動回路１０から
の書込み電圧は第１図（２）に示すパルス波形と同じに
なる。
したがって、この実施例の場合にも、高電圧電源１３の
高電圧出力の変動に左右されることなく、表示パネル１
の画面では上下にわたって絵素の輝度が均一になる。
高電圧出力の変動に左右されることなく、表示パネル１
の画面では上下にわたって絵素の輝度が均一になる。
なお、上記各実施例では、薄膜ＥＬ表示装置に適用した
場合について説明したが、これに限らず、パルスによっ
て表示駆動される他のフラットマトリクスデイスプレィ
にも同様に適用できる。
場合について説明したが、これに限らず、パルスによっ
て表示駆動される他のフラットマトリクスデイスプレィ
にも同様に適用できる。
発明の効果
以上のように、本発明の表示装置によれば、走査側駆動
回路における高電圧電源の出力レベルの増大に伴い書込
み電圧の振幅が高くなると、それに応じて書込み電圧の
パルス幅が狭くなるように回路を構成しているので、高
電圧電源の出力変動に左右されることなく画面のどの走
査側電極上の絵素も同一輝度に揃えることができ、コス
トアップを招くことなく輝度むらのない表示を行うこと
ができる。
回路における高電圧電源の出力レベルの増大に伴い書込
み電圧の振幅が高くなると、それに応じて書込み電圧の
パルス幅が狭くなるように回路を構成しているので、高
電圧電源の出力変動に左右されることなく画面のどの走
査側電極上の絵素も同一輝度に揃えることができ、コス
トアップを招くことなく輝度むらのない表示を行うこと
ができる。
第１図は本発明の第１の実施例である表示装置による表
示駆動のタイミングを示すタイミングチャート、第２図
は本発明の第２の実施例である表示装置における要部の
回路構成を示す回路図、第３図はその表示装置による表
示駆動のタイミングを示すタイミングチャート、第４図
は本発明の第３の実施例である表示装置における要部の
回路構成を示す回路図、第５図はその表示装置による表
示駆動のタイミングを示すタイミングチャート、第６図
は従来の薄膜ＥＬ表示装置の概略的な構成を示すブロッ
ク図、第７図は薄膜ＥＬ素子の印加電圧−輝度特性を示
す図、第８図は従来の薄膜ＥＬ表示装置における要部の
回路構成を示すブロック図、第９図は従来の薄膜ＥＬ表
示装置による表示駆動のタイミングを示すタイミングチ
ャートである。 １・・・表示パネル、２・・・データ側スイッチング回
路、５・・・走査側スイッチング回路、８・・・駆動回
路、９・・・変調駆動回路、１０・・・書込駆動回路、
１１・・駆動論理回路、１２・・・スイッチング素子、
１３・・・高電圧電源、１４・・・メモリ、１５．２６
・・・変換回路 代理人 弁理士 函数 圭一部 第 図
示駆動のタイミングを示すタイミングチャート、第２図
は本発明の第２の実施例である表示装置における要部の
回路構成を示す回路図、第３図はその表示装置による表
示駆動のタイミングを示すタイミングチャート、第４図
は本発明の第３の実施例である表示装置における要部の
回路構成を示す回路図、第５図はその表示装置による表
示駆動のタイミングを示すタイミングチャート、第６図
は従来の薄膜ＥＬ表示装置の概略的な構成を示すブロッ
ク図、第７図は薄膜ＥＬ素子の印加電圧−輝度特性を示
す図、第８図は従来の薄膜ＥＬ表示装置における要部の
回路構成を示すブロック図、第９図は従来の薄膜ＥＬ表
示装置による表示駆動のタイミングを示すタイミングチ
ャートである。 １・・・表示パネル、２・・・データ側スイッチング回
路、５・・・走査側スイッチング回路、８・・・駆動回
路、９・・・変調駆動回路、１０・・・書込駆動回路、
１１・・駆動論理回路、１２・・・スイッチング素子、
１３・・・高電圧電源、１４・・・メモリ、１５．２６
・・・変換回路 代理人 弁理士 函数 圭一部 第 図
Claims (1)
- 【特許請求の範囲】 複数の走査側電極と複数のデータ側電極とが互いに交差
する方向に配列され、その走査側電極とデータ側電極の
交点ごとに絵素を有する表示パネルと、 前記走査側電極に接続され、絵素の行を順次指定するた
めの高電圧を走査側電極に対して選択的に出力する走査
側スイッチング回路と、 前記データ側電極に接続され、絵素の各列に表示データ
に対応する信号電圧を与えるために、その信号電圧をデ
ータ側電極に対して出力するデータ側スイッチング回路
と、 前記高電圧を生成する高電圧電源を含み、前記走査側ス
イッチング回路が絵素の行を順次指定するタイミングに
合わせて高電圧パルスを走査側スイッチング回路に供給
する走査側駆動回路と、前記信号電圧を前記データ側ス
イッチング回路に供給するデータ側駆動回路とを含む表
示装置において、 前記走査側駆動回路における高電圧電源が生成する高電
圧のレベルが増大するのに応じて、走査側駆動回路から
走査側スイッチング回路に供給する高電圧パルスのパル
ス幅を減じる手段を設けたことを特徴とする表示装置。
Priority Applications (4)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2251076A JPH04128786A (ja) | 1990-09-19 | 1990-09-19 | 表示装置 |
| US07/761,653 US5262766A (en) | 1990-09-19 | 1991-09-18 | Display unit having brightness control function |
| EP91308556A EP0477014B1 (en) | 1990-09-19 | 1991-09-19 | Display unit having brightness control function |
| DE69117406T DE69117406T2 (de) | 1990-09-19 | 1991-09-19 | Anzeigegerät mit Helligkeitsteuerung |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2251076A JPH04128786A (ja) | 1990-09-19 | 1990-09-19 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04128786A true JPH04128786A (ja) | 1992-04-30 |
Family
ID=17217278
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2251076A Pending JPH04128786A (ja) | 1990-09-19 | 1990-09-19 | 表示装置 |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5262766A (ja) |
| EP (1) | EP0477014B1 (ja) |
| JP (1) | JPH04128786A (ja) |
| DE (1) | DE69117406T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005284171A (ja) * | 2004-03-30 | 2005-10-13 | Brother Ind Ltd | 表示装置 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5302966A (en) * | 1992-06-02 | 1994-04-12 | David Sarnoff Research Center, Inc. | Active matrix electroluminescent display and method of operation |
| JP5321304B2 (ja) * | 2009-07-14 | 2013-10-23 | ソニー株式会社 | 表示装置およびその駆動方法ならびに電子機器 |
| TWI588696B (zh) * | 2015-08-19 | 2017-06-21 | 遠翔科技股份有限公司 | 觸控校正系統及觸控校正方法 |
| US10818253B2 (en) * | 2015-08-31 | 2020-10-27 | Lg Display Co., Ltd. | Display device and method of driving the same |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5446493A (en) * | 1977-09-19 | 1979-04-12 | Sharp Corp | Driving method of picture display unit |
| JPS61256385A (ja) * | 1985-05-10 | 1986-11-13 | 日本電気株式会社 | 薄膜ｅｌパネルの駆動方法 |
| JPS62266594A (ja) * | 1986-05-14 | 1987-11-19 | 日本電気株式会社 | プラズマデイスプレイ装置 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5331698Y2 (ja) * | 1973-05-19 | 1978-08-07 | ||
| EP0106550B1 (en) * | 1982-09-21 | 1989-04-12 | Fujitsu Limited | Method of driving a matrix type display |
| JPH0634148B2 (ja) * | 1986-07-22 | 1994-05-02 | 日本電気株式会社 | プラズマデイスプレイ装置 |
| JPH0748137B2 (ja) * | 1987-07-07 | 1995-05-24 | シャープ株式会社 | 薄膜ｅｌ表示装置の駆動方法 |
| DE3850964T2 (de) * | 1988-06-07 | 1995-02-09 | Sharp Kk | Verfahren und Einrichtung zum Steuern eines kapazitiven Anzeigegeräts. |
-
1990
- 1990-09-19 JP JP2251076A patent/JPH04128786A/ja active Pending
-
1991
- 1991-09-18 US US07/761,653 patent/US5262766A/en not_active Expired - Lifetime
- 1991-09-19 EP EP91308556A patent/EP0477014B1/en not_active Expired - Lifetime
- 1991-09-19 DE DE69117406T patent/DE69117406T2/de not_active Expired - Fee Related
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5446493A (en) * | 1977-09-19 | 1979-04-12 | Sharp Corp | Driving method of picture display unit |
| JPS61256385A (ja) * | 1985-05-10 | 1986-11-13 | 日本電気株式会社 | 薄膜ｅｌパネルの駆動方法 |
| JPS62266594A (ja) * | 1986-05-14 | 1987-11-19 | 日本電気株式会社 | プラズマデイスプレイ装置 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005284171A (ja) * | 2004-03-30 | 2005-10-13 | Brother Ind Ltd | 表示装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| EP0477014A3 (en) | 1993-04-21 |
| EP0477014B1 (en) | 1996-02-28 |
| DE69117406D1 (de) | 1996-04-04 |
| DE69117406T2 (de) | 1996-08-08 |
| EP0477014A2 (en) | 1992-03-25 |
| US5262766A (en) | 1993-11-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6278423B1 (en) | Active matrix electroluminescent grey scale display | |
| US6034659A (en) | Active matrix electroluminescent grey scale display | |
| JP3077579B2 (ja) | Ｅｌ表示装置 | |
| US6369514B2 (en) | Method and device for driving AC type PDP | |
| EP0345399A2 (en) | Method and apparatus for driving capacitive display device | |
| US20070103427A1 (en) | Display apparatus with a display device and a cyclic rail-stabilized method of driving the display device | |
| US4962374A (en) | Thin film el display panel drive circuit | |
| CN113963649B (zh) | 显示装置 | |
| KR102519364B1 (ko) | 게이트 구동부, 이를 포함하는 표시 장치 및 이를 이용한 표시 패널의 구동 방법 | |
| JPH0546952B2 (ja) | ||
| JP3309968B2 (ja) | 液晶表示装置およびその駆動方法 | |
| JP2685609B2 (ja) | 表示装置の駆動回路 | |
| JPH04128786A (ja) | 表示装置 | |
| US11488537B2 (en) | Display device including first dots connected to first stages and second dots connected to second stages | |
| TWI759067B (zh) | 顯示裝置及驅動方法 | |
| US6400343B1 (en) | Method for activating the cells of an image displaying screen, and image displaying device using same | |
| US6271817B1 (en) | Method of driving liquid crystal display device that reduces afterimages | |
| EP0607860A1 (en) | Method of driving liquid crystal display device | |
| KR100421873B1 (ko) | 표시 소자의 아날로그 구동 회로 | |
| US6317107B1 (en) | EL display device with dielectric breakdown inhibiting feature | |
| JP2005208259A (ja) | 有機ｅｌディスプレイ装置の駆動装置および駆動方法 | |
| JP2619083B2 (ja) | 表示装置の駆動方法 | |
| JPH02135421A (ja) | マトリックス表示パネルの階調表示制御駆動装置 | |
| JPH03157690A (ja) | 薄膜ｅｌ表示装置の駆動方法 | |
| JPH0748138B2 (ja) | エレクトロルミネッセンス表示装置の駆動方式 |