JPH04129217A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04129217A JPH04129217A JP25056790A JP25056790A JPH04129217A JP H04129217 A JPH04129217 A JP H04129217A JP 25056790 A JP25056790 A JP 25056790A JP 25056790 A JP25056790 A JP 25056790A JP H04129217 A JPH04129217 A JP H04129217A
- Authority
- JP
- Japan
- Prior art keywords
- argon gas
- wiring
- hole
- silicon oxide
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置の製造方法に関し、特に上層配線形
成時のスルーホールの前処理方法に関する。
成時のスルーホールの前処理方法に関する。
従来の多層配線におけるスルーホールの形成方法は、第
２図に示すように、シリコン基板１上にシリコン酸化膜
２を介して下層アルミ配線３を形成し、その上に層間絶
縁膜として例えばシリコン酸化膜４を形成後、所望の領
域にスルーホール５を公知のフォトリソグラフィと異方
性エツチング技術により開口する０次に、フォトレジス
トを除去後、上層配線形成用のアルミ膜をスパッタ法に
より付着するが、アルミをスパッタするのに先立ち、前
処理としてアルゴンガスを用いるスパッタエツチングに
よるクリーニングを行なっている。
２図に示すように、シリコン基板１上にシリコン酸化膜
２を介して下層アルミ配線３を形成し、その上に層間絶
縁膜として例えばシリコン酸化膜４を形成後、所望の領
域にスルーホール５を公知のフォトリソグラフィと異方
性エツチング技術により開口する０次に、フォトレジス
トを除去後、上層配線形成用のアルミ膜をスパッタ法に
より付着するが、アルミをスパッタするのに先立ち、前
処理としてアルゴンガスを用いるスパッタエツチングに
よるクリーニングを行なっている。
これは、スルーホール５内に露出している下層アルミ配
線３の表面に形成される自然アルミ酸化物をアルゴンイ
オンによるスパッタリングにより物理的に除去し、スル
ホールの導通性を得ようとするものである。一般には、
アルゴンガスの圧力を１〜１０ｍＴｏｒｒの範囲内でコ
ントロールし、ＲＦ印加による放電を行ない、シリコン
基板にアルゴンイオンをぶつけることにより行なってい
る。
線３の表面に形成される自然アルミ酸化物をアルゴンイ
オンによるスパッタリングにより物理的に除去し、スル
ホールの導通性を得ようとするものである。一般には、
アルゴンガスの圧力を１〜１０ｍＴｏｒｒの範囲内でコ
ントロールし、ＲＦ印加による放電を行ない、シリコン
基板にアルゴンイオンをぶつけることにより行なってい
る。
その後、真空状態のままで下層アルミ配線３上に自然ア
ルミ酸化物が生成されない状態でアルミをスパッタし付
着させる。このようにして、下層のアルミ配線と上層の
アルミ配線の界面に自然アルミ酸化物を介さない状態で
配線の接続が行なわれる。
ルミ酸化物が生成されない状態でアルミをスパッタし付
着させる。このようにして、下層のアルミ配線と上層の
アルミ配線の界面に自然アルミ酸化物を介さない状態で
配線の接続が行なわれる。
従来の多層配線の形成方法では、上層配線形成の前処理
として、アルゴンガスによるスパッタエツチングによる
クリーニングを行なっているので、半導体基板側のあら
ゆる物質をエツチング速度の差はあるにせよエツチング
してしまっている。従って本来、下層アルミ配線３のス
ルーホール内の露出部上の自然アルミ酸化物を除去する
目的でクリーニングを行なっているが、スルーホールの
側壁６からアルゴンイオンによってスパッタされた物質
、例えば層間絶縁膜にシリコン酸化膜４を用いれば、シ
リコン酸化膜４の再付着物７がスルーホール５内の下層
アルミ配線３上に堆積する。
として、アルゴンガスによるスパッタエツチングによる
クリーニングを行なっているので、半導体基板側のあら
ゆる物質をエツチング速度の差はあるにせよエツチング
してしまっている。従って本来、下層アルミ配線３のス
ルーホール内の露出部上の自然アルミ酸化物を除去する
目的でクリーニングを行なっているが、スルーホールの
側壁６からアルゴンイオンによってスパッタされた物質
、例えば層間絶縁膜にシリコン酸化膜４を用いれば、シ
リコン酸化膜４の再付着物７がスルーホール５内の下層
アルミ配線３上に堆積する。
この再付着物７は、アルゴンイオンの入射により再び除
去されるものもあるが、アルゴンイオンの入射角によっ
てそのスパッタ速度が決定されるため除去されるものよ
り堆積する物が多くなる場合もある０例えば、第３図に
示すように、垂直入射（図中０°）に比べ斜め入射のス
パッタ率が増大しているように、側壁６に入射するアル
ゴンイオンにより発生する再付着物の量は、下層アルミ
配線に入射するアルゴンイオンが除去する再付着物の量
より多いため、スルーホール５の底面には再付着物７の
堆積が起こっている。従って、アルゴンガスによるスパ
ッタエツチングによりクリーニングを行なったものでさ
え、スルーホール内で導通性の低下あるいはピンホール
コンタクトによる信頼性の低下という問題が発生してい
た。
去されるものもあるが、アルゴンイオンの入射角によっ
てそのスパッタ速度が決定されるため除去されるものよ
り堆積する物が多くなる場合もある０例えば、第３図に
示すように、垂直入射（図中０°）に比べ斜め入射のス
パッタ率が増大しているように、側壁６に入射するアル
ゴンイオンにより発生する再付着物の量は、下層アルミ
配線に入射するアルゴンイオンが除去する再付着物の量
より多いため、スルーホール５の底面には再付着物７の
堆積が起こっている。従って、アルゴンガスによるスパ
ッタエツチングによりクリーニングを行なったものでさ
え、スルーホール内で導通性の低下あるいはピンホール
コンタクトによる信頼性の低下という問題が発生してい
た。
本発明の半導体装置の製造方法は、半導体基板上に絶縁
膜を介して下層配線を形成する工程と、この下層配線上
に層間絶縁膜を形成したのちパターニングし下層配線上
にスルーホールを形成する工程と、アルゴンガスを用い
るスパッタエツチング法により露出しな前記下層配線表
面をクリーニングしたのち上層配線用金属膜を形成する
半導体装置の製造方法において、スパッタエツチングに
用いるアルゴンガス中に層間絶縁膜と反応するガスを添
加するものである。
膜を介して下層配線を形成する工程と、この下層配線上
に層間絶縁膜を形成したのちパターニングし下層配線上
にスルーホールを形成する工程と、アルゴンガスを用い
るスパッタエツチング法により露出しな前記下層配線表
面をクリーニングしたのち上層配線用金属膜を形成する
半導体装置の製造方法において、スパッタエツチングに
用いるアルゴンガス中に層間絶縁膜と反応するガスを添
加するものである。
次に、本発明について図面を参照して説明する。第１図
は本発明の詳細な説明するための半導体チップの断面図
である。
は本発明の詳細な説明するための半導体チップの断面図
である。
まずシリコン基板１上にシリコン酸化膜２を介して下層
アルミ配線３を形成する。次でこの下層アルミ配線３上
に層間絶縁膜として例えばシリコン酸化膜４を形成した
のち、所望の領域に配線接続用のスルーホール５を公知
のフォトリソグラフィと異方性エツチング技術により開
口する０次にフォトレジストを除去後、上層配線用のア
ルミをスパッタにより付着させるが、その前処理として
行なうアルゴンガスによるスパッタエツチングのクリー
ニングの際に、アルゴンガスにフッ素系のガスとして、
例えばＳＦ６またはＣＦ４を添加し、フッ素ラジカル及
びイオンによりシリコン酸化膜４のエツチングによる再
付着物を反応性イオンエツチングにより除去する。この
場合、再付着物７は数１０ｎｍ程度のごく微量の厚さで
あるため、添加されるフッ素系ガスは微量でよい。逆に
、添加量を多くする事により、層間絶縁膜としてのシリ
コン酸化膜４のエツチングが進むため、アルゴンガスに
対して５％以下のガスを添加する事が望ましい０以上の
ような条件で前処理を行なった後、大気にさらすことな
く上層配線用のアルミ膜をスパッタにより形成する。
アルミ配線３を形成する。次でこの下層アルミ配線３上
に層間絶縁膜として例えばシリコン酸化膜４を形成した
のち、所望の領域に配線接続用のスルーホール５を公知
のフォトリソグラフィと異方性エツチング技術により開
口する０次にフォトレジストを除去後、上層配線用のア
ルミをスパッタにより付着させるが、その前処理として
行なうアルゴンガスによるスパッタエツチングのクリー
ニングの際に、アルゴンガスにフッ素系のガスとして、
例えばＳＦ６またはＣＦ４を添加し、フッ素ラジカル及
びイオンによりシリコン酸化膜４のエツチングによる再
付着物を反応性イオンエツチングにより除去する。この
場合、再付着物７は数１０ｎｍ程度のごく微量の厚さで
あるため、添加されるフッ素系ガスは微量でよい。逆に
、添加量を多くする事により、層間絶縁膜としてのシリ
コン酸化膜４のエツチングが進むため、アルゴンガスに
対して５％以下のガスを添加する事が望ましい０以上の
ような条件で前処理を行なった後、大気にさらすことな
く上層配線用のアルミ膜をスパッタにより形成する。
以上の実施例は、層間絶縁膜に無機系のシリコン酸化膜
４を用いた場合であるが、層間絶縁膜に有機系のポリイ
ミド膜等を用いた場合は、フッ素系ガスでも目的を達成
することができるが、酸素を添加することも有効である
。但し、酸素ラジカルは、下層アルミ配線３を酸化する
ことから、添加量を更に少なくしアルゴンガスに対して
１〜２％程度に抑えることが必要である。
４を用いた場合であるが、層間絶縁膜に有機系のポリイ
ミド膜等を用いた場合は、フッ素系ガスでも目的を達成
することができるが、酸素を添加することも有効である
。但し、酸素ラジカルは、下層アルミ配線３を酸化する
ことから、添加量を更に少なくしアルゴンガスに対して
１〜２％程度に抑えることが必要である。
以上説明したように本発明は、上層配線用のアルミ膜を
付着する際の前処理として、アルゴンガスによるスパッ
タエツチングのクリーニングを行なう際に、層間絶縁膜
と反応するガスをアルゴンガスに添加することにより、
スルーホール内の再付着物を除去しつつ、クリーニング
を行なう事ができる。従って、スルーホール内での再付
着物による導通性の低下あるいは、ピンホールコンタク
トによる信頼性の低下をなくした半導体装置が得られる
という効果がある。
付着する際の前処理として、アルゴンガスによるスパッ
タエツチングのクリーニングを行なう際に、層間絶縁膜
と反応するガスをアルゴンガスに添加することにより、
スルーホール内の再付着物を除去しつつ、クリーニング
を行なう事ができる。従って、スルーホール内での再付
着物による導通性の低下あるいは、ピンホールコンタク
トによる信頼性の低下をなくした半導体装置が得られる
という効果がある。
第１図及び第２図は本発明の一実施例及び従来例を説明
するための半導体チップの断面図、第３図はイオンの入
射角とスパッタ率との関係を示す図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・下層アルミ配線、４・・・シリコン酸化膜、５・・
・スルーホール、６・・・スルーホール側壁、７・・・
再付着物。
するための半導体チップの断面図、第３図はイオンの入
射角とスパッタ率との関係を示す図である。 １・・・シリコン基板、２・・・シリコン酸化膜、３・
・・下層アルミ配線、４・・・シリコン酸化膜、５・・
・スルーホール、６・・・スルーホール側壁、７・・・
再付着物。
Claims (1)
- 半導体基板上に絶縁膜を介して下層配線を形成する工
程と、この下層配線上に層間絶縁膜を形成したのちパタ
ーニングし下層配線上にスルーホールを形成する工程と
、アルゴンガスを用いるスパッタエッチング法により露
出した前記下層配線表面をクリーニングしたのち上層配
線用金属膜を形成する半導体装置の製造方法において、
スパッタエッチングに用いるアルゴンガス中に層間絶縁
膜と反応するガスを添加することを特徴とする半導体装
置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25056790A JPH04129217A (ja) | 1990-09-20 | 1990-09-20 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25056790A JPH04129217A (ja) | 1990-09-20 | 1990-09-20 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04129217A true JPH04129217A (ja) | 1992-04-30 |
Family
ID=17209813
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25056790A Pending JPH04129217A (ja) | 1990-09-20 | 1990-09-20 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04129217A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02139932A (ja) * | 1988-11-21 | 1990-05-29 | Toshiba Corp | 半導体装置の製造方法 |
-
1990
- 1990-09-20 JP JP25056790A patent/JPH04129217A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH02139932A (ja) * | 1988-11-21 | 1990-05-29 | Toshiba Corp | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4004044A (en) | Method for forming patterned films utilizing a transparent lift-off mask | |
| JP3190830B2 (ja) | 半導体装置の製造方法 | |
| JPH04129217A (ja) | 半導体装置の製造方法 | |
| JP5493165B2 (ja) | 半導体装置の製造方法 | |
| JPH0677178A (ja) | 半導体装置の製造方法 | |
| US7585774B2 (en) | Method for fabricating metal line of semiconductor device | |
| KR100282416B1 (ko) | 반도체소자의제조방법 | |
| KR100293458B1 (ko) | 반도체 소자의 금속 배선 및 그의 제조 방법 | |
| JPH07297281A (ja) | 接続孔の製造方法 | |
| JPH0536839A (ja) | 半導体装置の製造方法 | |
| JPH01208842A (ja) | 半導体集積回路装置の製造方法 | |
| JPH0423322A (ja) | 半導体装置の製造方法 | |
| KR100255156B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JP2973426B2 (ja) | 微細パターンの形成方法 | |
| JPH0493028A (ja) | 半導体装置の製造方法 | |
| JPH04132221A (ja) | 半導体集積回路の製造方法 | |
| KR100615822B1 (ko) | 반도체 소자의 파티클 제거 방법 | |
| KR100252757B1 (ko) | 금속패턴 형성방법 | |
| JPH05206125A (ja) | 半導体装置の製造方法 | |
| JPH0414830A (ja) | 半導体装置の製造方法 | |
| JPH04266026A (ja) | 半導体装置の製法 | |
| JPH04158533A (ja) | 化合物半導体装置の製造方法 | |
| JPH01255247A (ja) | 金属配線パターン形成方法 | |
| JPH04299845A (ja) | 配線構造及び配線形成方法 | |
| JPH03148119A (ja) | 半導体装置の製造方法 |