JPH04129224A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体装置の製造方法に間し、特に金配線の形
成方法に関する。

〔従来の技術〕

従来、金配線の形成に際しては、密着用およびバリア用
メタルとしての金属例えばＴｉとｐｔからなる２層膜を
リフトオフプロセスで形成した後、フォトリソグラフィ
ー工程を用いた選択メッキ法により金配線を形成すると
いう方法が用いられている。

また、金メッキとドライエツチング法を用いて金配線を
形成する方法もある。以下この方法を図面を参照して説
明する。

まず、第３図（ａ）に示すようにシリコン基板１上の絶
縁膜２上に密着用およびバリア用のチタン・タングステ
ン膜３をスパッタにより被着した後、金メッキ液の保護
膜用の金膜４をスパッタ法により被着する。さらにフォ
トレジスト膜５をパターニング後、選択メツ礎法により
配線用金膜６を形成する０次に第３図（ｂ）に示すよう
にフォトレジスト膜５を除去する１次に第３図（Ｃ）に
示すように、配線用金膜６をマスクにして金膜４とチタ
ン・タングステン膜３をドライエツチングによりエツチ
ングし金配線の形成を完了する。

〔発明が解決しようとする課題〕

上述した金配線の形成方法のうち、リフトオフプロセス
と金メッキによる方法は、リフトオフ時Ｔｉ、Ｐｔ膜に
ヒゲが発生することがあるため、ショート不良を起こし
微細金配線形成は困難である。

一方、金メッキとドライエツチング法を用いた方法は、
第３図（ｃ）に示すように、配線用金膜６の側壁の再付
着物９が問題となる。これは、フォトレジスト膜５の側
壁が順テーパー形状となり、その結果配線用金膜６の側
壁が逆テーパー形状となるため、ドライエツチングによ
り金膜４、チタン・タングステン膜３および絶縁膜２を
エツチングする時、スパッタされた粒子が逆テーパー形
状側壁のかげの部分に付着するためである。エツチング
後この再付着物９が剥れてウェハ上に残り、ショート不
良を起こすという問題がある。

〔課題を解決するための手段〕

本発明の半導体装置の製造方法は、半導体基板上に形成
された絶縁膜上に第１及び第２の金属膜を順次形成する
工程と、前記第２の金属膜上に配線用の開口部を有する
フォトレジスト膜を形成したのちこの開口部内に選択メ
ッキ法により配線用金属膜を形成する工程と、フォトレ
ジスト膜を除去したのち前記配線用金属膜上を含む全面
にサイドウオール用の膜を形成する工程と、異方性エツ
チング法により前記サイドウオール用の膜をエツチング
し前記配線用金属膜の側面にサイドウオールを形成する
工程と、前記配線用金属膜とサイドウオールとをマスク
とし前記第２及び第１の金属膜を除去する工程とを含ん
で構成される。

〔実施例〕

次に本発明について図面を参照して説明する。

第１図（ａ）乃至（ｅ）は本発明の第１の実施例を説明
するための半導体チップの断面図である。

まず、第１図（ａ＞に示すように、シリコン基板１上の
絶縁膜２上に密着用およびバリヤ用のチタン・タングス
テン膜３を１０００〜３０００人の厚さにスパッタ法に
より被着した後、金メッキ液の保護膜用の金膜４を５０
０〜１５００人の厚さにスパッタ法により被着する。さ
らに、フォトレジスト膜５をパターニング後、選択メッ
キ法により配線用金膜６を形成する０次に第１図（ｂ）
に示すように、フォトレジスト膜５を除去後、フォトレ
ジスト膜７を塗布する。

次に第１図（ｃ）に示すように金がエツチングされない
ガス、例えばＣＦ４ガスの異方性ドライエツチング法に
よりフォトレジスト膜７をエッチバックし、配線用金膜
６の側壁のみにフォトレジスト膜７からなるサイドウオ
ールを残す。

次に、第１図（ｄ）に示すように、異方性ドライエツチ
ング法により配線用金膜６と側壁に残したフォトレジス
ト膜７をエツチングマスクとして金膜４とチタン・タン
グステン膜３をエツチングする。この時のエツチングガ
スは、例えばＡｒ＋Ｃ２Ｃｊ１２　Ｆ４　、Ａｒ＋ＳＦ
６　、Ｎｅ十Ｃ２Ｃ４１２Ｆ４　、Ｎｅ＋ＳＦ６を用い
、金膜４とチタン・タングステ膜３を１ステツプエツチ
ングによりエツチングする。あるいは、金膜４を例えば
Ａ　ｒ　＋０２　、　Ｎ　ｅ　＋０２でエツチングし、
チタン・タングステン膜３を例えばＡｒ十Ｃ２Ｃｆ２Ｆ
４　、Ａｒ＋ＳＦ６　、Ｎｅ＋Ｃ２Ｃｊ１２　Ｆ４゜Ｎ
ｅ十ＳＦ６でエツチングする２ステツプエツチングを用
いてもよい、この時、エツチングマスクの側壁は逆テー
パー形状となっていないので、スパッタされた粒子が側
壁に付着しない。

次に、第１図（ｅ）に示すように、０２プラズマアツシ
ング法によりフォトレジスト膜７を除去して金配線の形
成を完了する。

第２図（ａ）乃至（ｃ）は本発明の第２の実施例を説明
するための半導体チップの断面図である。

まず、第２図（ａ）に示すように、第１の実施例と同様
の操作により、シリコン基板１上の絶縁膜２上に密着用
およびバリア用のチタン・タングステン膜３を１０００
〜３０００人スパッタにより被着した後、金メッキ液の
保護膜用の金膜４を５００〜１５００人スパッタにより
被着する。さらに、フォトレジスト膜をパターニング後
、選択メッキにより配線用命ｗＡ６を形成する。次に、
フォトレジスト膜を除去したのち、シリコン化合物溶液
を塗布し２５０〜４００℃でベークしてＳ○Ｇ膜８を形
成する。

次に第２図（ｂ）に示すように、金がエツチングされな
いガス、例えばＣＦ４ガスを用い異方性ドライエツチン
グ法によりＳＯＧ膜８をエツチングし配線用金膜６の側
壁のみにサイドウオールとしてのＳＯＧ膜８を残す。

次に第２図（ｃ）に示すように、異方性ドライエツチン
グ法により配線用金膜６とその側壁に残したＳＯＧ膜８
をエツチングマスクとして金膜４とチタン・タングステ
ンＷＡ３をエツチングする。

この時のエツチングガスは、例えばＡｒ＋Ｃ２Ｃｆｆ１
２　Ｆ４　、Ａｒ＋ＳＦ６　、Ｎｅ十Ｃ２Ｃ！２２Ｆ４
　、Ｎｅ＋ＳＦ６を用い、金膜４とチタン・タングステ
ン膜３を１ステツプエツチングでエツチングする。ある
いは、金膜４を例えばＡｒ＋０２゜Ｎｅ＋０２でエツチ
ングし、チタン・タングステン膜３を例えばＡｒ十Ｃ２
Ｃ１２Ｆ４　、Ａｒ＋ＳＦ６　、Ｎｅ＋Ｃ２Ｃｆｆ１２
　Ｆ４　、Ｎｅ＋ＳＦ６でエツチングする２ステツプエ
ツチングを用いてもよい。この時、エツチングマスクの
側壁は逆テーパー形状となっていないので、スパッタさ
れた粒子が側壁に付着しない。また、側壁に残ったＳＯ
Ｇ１ｇＩ８は除去しないので、そのまま層間絶縁膜の１
部として用いる。

上述した本発明の実施例をリフトオフ法と比較すると、
リフトオフ法の限界配線ピッチが１５μｍであるのに対
し本実施例の限界配線ピッチは４μｍとなる。また、従
来のドライエツチング法と比較すると、再付着物の剥れ
によるショート不良率が１０％から０％へと低減できる
。また第２の実施例は、絶縁膜を側壁に残しているので
第１の実施例の側壁に残したフォトレジストの除去の工
程が不要であり、その後の眉間絶縁膜形成時のオーバー
ハング形状が改善される効果がある。

〔発明の効果〕

以上説明した様に本発明は、配線用金膜の側壁が逆テー
パー形状の場合、側壁にサイドウオールを形成すること
により逆テーパー形状が改善され、ドライエツチング時
の配線用金膜の側壁への再付着物の付着を防止できるた
め、微細な金配線を形成できるという効果がある。

【図面の簡単な説明】

第１図（ａ）乃至（ｅ）及び第２図（ａ）乃至（Ｃ）は
本発明の第１及び第２の実施例を説明するための半導体
チップの断面図、第３図（ａ）乃至（Ｃ）は従来例を説
明するための半導体チップの断面図である。 １・・・シリコン基板、２・・・絶縁膜、３・・・チタ
ン・タングステン膜、４・・・金膜、５，７・・・フォ
トレジスト膜、６・・・配線用金膜、８・・・ＳＯＧ膜
、９・・・再付着物。

Claims (1)

【特許請求の範囲】
1. 半導体基板上に形成された絶縁膜上に第１及び第２の金
   属膜を順次形成する工程と、前記第２の金属膜上に配線
   用の開口部を有するフォトレジスト膜を形成したのちこ
   の開口部内に選択メッキ法により配線用金属膜を形成す
   る工程と、フォトレジスト膜を除去したのち前記配線用
   金属膜上を含む全面にサイドウォール用の膜を形成する
   工程と、異方性エッチング法により前記サイドウォール
   用の膜をエッチングし前記配線用金属膜の側面にサイド
   ウォールを形成する工程と、前記配線用金属膜とサイド
   ウォールとをマスクとし前記第２及び第１の金属膜を除
   去する工程とを含むことを特徴とする半導体装置の製造
   方法。