JPS58201330A - 導電膜パタ−ンの形成方法 - Google Patents

導電膜パタ−ンの形成方法

Info

Publication number
JPS58201330A
JPS58201330A JP57085849A JP8584982A JPS58201330A JP S58201330 A JPS58201330 A JP S58201330A JP 57085849 A JP57085849 A JP 57085849A JP 8584982 A JP8584982 A JP 8584982A JP S58201330 A JPS58201330 A JP S58201330A
Authority
JP
Japan
Prior art keywords
film
resin
deposited
layer
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57085849A
Other languages
English (en)
Inventor
Toshio Sugawa
俊夫 須川
Takeshi Konuma
小沼 毅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP57085849A priority Critical patent/JPS58201330A/ja
Publication of JPS58201330A publication Critical patent/JPS58201330A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10PGENERIC PROCESSES OR APPARATUS FOR THE MANUFACTURE OR TREATMENT OF DEVICES COVERED BY CLASS H10
    • H10P50/00Etching of wafers, substrates or parts of devices

Landscapes

  • Weting (AREA)
  • Manufacturing Of Electric Cables (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は導電膜パターンの形成方法に関するものであり
、特にリフトオフ法に於ける金属被着前の処理に関する
ものである。
リフトオフ法はエツチングによるパターン形成の困難な
金属に用いられる。例えば半導体基板として砒化ガリウ
ム(GaAs)基板を用い、絶縁膜としての窒化シリコ
ン(Si3N4)膜上に金(Au)の配線を施す場合次
の様にして実施されていた。
第1図に示す如(GaAs基板1表面−」二にC,V、
D法によって被着された厚さ3000人のSi3N4膜
2表面上にさらに金属配線を所望しない領域に選択的に
感光性樹脂3を被着する。ここで選択的に感光性樹脂を
被着するには感光性樹脂厚さ例えば1.4μmを回転塗
布した後所望マスクを用いて露光後現像を行うことによ
り達成される。この現像の後は感光性樹脂によって有機
溶剤あるいは水によって洗浄される。その後Au層4を
真空蒸着法等によって厚さ例えば6000八程度被着す
る。
次に感光性樹脂3を溶剤によって除去することによって
感光性樹脂3表面上に被着されたAu層4も同時に除去
する。そして第2図に示す如く所望Auパターン4aを
形成する。ここで感光性樹脂3のエツジ部は急峻な程リ
フトオフを容易にするものであり、逆に傾斜が緩やかな
場合は感光性樹脂3の斜面にAu層4が破着する為溶剤
の入り込みを防げることによりリフトオフを困難とする
この様な方法に於ては金属被着前には有機溶剤や水によ
る洗浄のみしか行われずSi3N4膜2表面上には10
00Å以下の薄い感光性樹脂が残留しており、リフトオ
フ時にAu層4のはがれや界面劣化による信頼性の劣化
の原因となる。さらに平坦なSi3N4膜2表面上にA
u層4が60Oo人突出しており、このためさらに絶縁
膜を被着し多層配線を施す場合Au層層側側面の絶縁膜
の被着を悪してショートの原因となったり、Au層40
段差部で二層目金属配線の断線の原因となることがしば
しばであった。
本発明は上記欠点を解決する導電膜パターンの形成方法
を提供するものである。以下本発明の実施例を図面を参
照しながら説明する。
第3図に示す如(G a A s基板1上に後の工程で
エツチングする厚さ分厚くしだSi3N4膜2を厚さ6
600八程度C,V、D法で被着する0813N4膜2
上にポジタイプの感光性樹脂3としてAZ1350(商
品名)3を1.471m程度の厚さに回転塗布し、マス
クによる露光後現像液に浸漬して現像を行い、水洗する
ことによって洗浄を行う。これによって金属配線を所望
しない領域に選択的に感光性樹脂3を被着形成する。l
〜かる後CF4プラズマ中に晒すことによって樹脂層3
が被着形成されずS Z 3N4膜2が露出していた領
域のSi3N4膜2を途中迄第4図に示す如く前記厚み
に被着した分だけすなわち25oO人程度エツチングす
る。
これによって露出したS i3N4膜2の表面は前述し
た如き感光性樹脂3の残留膜も無く清浄な状態である。
さらにSi3N4膜2は横方向にもエツチングされる為
樹脂3によりひさし6が形成される。
次に第6図に示す如(A u層4を50oo八程度真空
蒸着法によって被着する。このときひさし5の下部には
Au層4のまわり込みによって150゜へ程度被着され
るが空間が形成される。そしてこのひさし5は樹脂3の
エツジ部の傾斜が多少緩やかになっていても斜面にAu
層4が被着することを防止あるいは極端に減少させるも
のである。
次にアセトンあるいは感光性樹脂剥離液■−100(商
品名)に浸漬することによって樹脂3を除去しAu配線
パターン4aを第6図に示す如く形成する。ここで樹脂
3の斜面へのAu層4の被着が少なく、ひさし6による
空間さらにはS L 3N4膜2のエツチングによる段
差により露出する樹脂3を厚くしたのと同様となる為、
アセトンあるいはl−1ooによる樹脂層3の溶融を容
易にさせ、リフトオフが簡乍に出来る。
しかる後、第7図に示す如く多層配線の為の513N4
膜6を5000人形成した後Si3N4膜6表面に二層
目の配線としてAu7を5000人選択級着する。この
時、第1層目のA u 4はエツチングされた凹部に形
成されており、Au層4の突出が小さい為Si3N4膜
6の被着は良好でありかつ第2層目の配線としてのAu
層7の断線も無くすることが出来る。
以上説明したように、本発明に於ては、金属等の導電膜
を被着する表面をエツチングすることによって清浄な表
面に金属被着する為密着性を良くし、界面劣化による信
頼性低下を防止するのみならず、リフトオフを容易にす
ることを可能とする。
さらにエツチングした厚さ分だけ金属等の導電膜の突出
を減少し、平坦化を実現出来、多層配線とする場合の絶
縁物被着や二層目金属の断線を防止するものであり歩留
を向上させるものである。
なお説明に於て用いた基板は他の半導体やセラミック等
でも良く絶縁物も酸化シリコンやアルミナ等でも良い。
また金属をAuの他にAl、Mo。
W等でも良く特に限定するものではない、また本発明を
第二層、三層目の金属配線に於ても実施可能なことは言
うまでもない。
【図面の簡単な説明】
第1図り図は従来の配線パターン形成方法を説明する為
の工程断面図、第3図、第4図、第5図、第6図、第7
図は本発明の一実施例にかかる配線パターンの形成方法
を示す工程断面図である。 1・・・・・・G a A a基板、2,6・・・・・
・Si3N4膜、3・・・・・・感光性樹脂、4,7・
・・・・・Au、4a・・・・・・Auパターン。 代理人の氏名 弁理士 中 尾 敏 男 ほか1名第1
図 第3図 第5図 第6図 第7図    4ζ

Claims (1)

    【特許請求の範囲】
  1. 基板上に被着された絶縁物上に選択的に感光性樹脂を被
    着する工程と、前記感光性樹脂をマスクとして絶縁膜を
    途中までエツチングする工程と、導電膜を被着する工程
    と、前記感光性樹脂を除去して前記絶縁膜のエツチング
    部に前記導電膜を残す工程とを有することを特徴とする
    導電膜パターンの形成方法。
JP57085849A 1982-05-20 1982-05-20 導電膜パタ−ンの形成方法 Pending JPS58201330A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57085849A JPS58201330A (ja) 1982-05-20 1982-05-20 導電膜パタ−ンの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57085849A JPS58201330A (ja) 1982-05-20 1982-05-20 導電膜パタ−ンの形成方法

Publications (1)

Publication Number Publication Date
JPS58201330A true JPS58201330A (ja) 1983-11-24

Family

ID=13870316

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57085849A Pending JPS58201330A (ja) 1982-05-20 1982-05-20 導電膜パタ−ンの形成方法

Country Status (1)

Country Link
JP (1) JPS58201330A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02215014A (ja) * 1989-02-14 1990-08-28 Sekisui Chem Co Ltd 異方導電性セラミックス複合体の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02215014A (ja) * 1989-02-14 1990-08-28 Sekisui Chem Co Ltd 異方導電性セラミックス複合体の製造方法

Similar Documents

Publication Publication Date Title
JPH10326830A (ja) 半導体装置の製造方法
JPH05275373A (ja) 化合物半導体装置の製造方法
JPS58201330A (ja) 導電膜パタ−ンの形成方法
JPH02253628A (ja) 半導体装置の製造方法
JP2842405B2 (ja) 半導体装置の製造方法
JP2808674B2 (ja) 半導体装置の製造方法
JP3519641B2 (ja) 金配線を有する半導体装置およびその製造方法
JPH0394451A (ja) 半導体装置の配線構造
JPS62149125A (ja) 半導体装置の製造方法
JPH0536846A (ja) 半導体装置の製造方法
JP2991388B2 (ja) 半導体装置の製造方法
JPH0794514A (ja) 半導体装置およびその製造方法
JPS6213832B2 (ja)
JP2001127062A (ja) 配線の形成方法
JPH0794481A (ja) 半導体装置の製造方法
JPH0287526A (ja) 半導体装置の製造方法
JPS5825229A (ja) 半導体装置の製造方法
KR950007571B1 (ko) 반도체소자의 금속배선 형성방법
JPS62249451A (ja) 多層配線構造体の製造法
JPS6193629A (ja) 半導体装置の製造方法
JPS6235651A (ja) バンプ電極の作成方法
JPH04206842A (ja) パッド形成方法
JPH01298740A (ja) 半導体装置
JPH088247A (ja) 半導体装置およびその製造方法
JPH04286324A (ja) 低抵抗コンタクト製造方法