JPH04129231A - ヘテロ接合電界効果トランジスタ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、ヘテロ接合電界効果トランジスタに関し・特
にそのエピタキシャル層構造に関するものである。

〔従来の技術〕

衛星放送受信システムの普及が目覚しい近年にあって、
そのシステムの重要部分をなすＨＥＭＴ　（ｈｉｇｈｅ
ｌｅｃｔｒｏｎ　ｎｏｂｉｌｉｔｙ　ｔｒａｎｓｉｓｔ
ｏｒ）の性能向上についているいろな研究がなされてい
る。ＧａＡｓ／ＡｌＧａＡｓ系ＨＥＭＴのゲート短縮に
よる高性能化は勿論のこと、最近ではＨＥＭＴの２次元
電子ガス（２ＤＥＧ　：　ｔｗｏ−ｄｉｍｅｎ−ｓｉｏ
ｎａｌ　ｅｌｅｃｔｏｒｏｎ　ｇａｓ）が形成されるヘ
テロ接合電界効果トランジスタを用いて性能向上が図ら
れている。

このようなヘテロ接合電界効果トランジスタとしては、
例えばＡｌＧａＡｓ／ＧａＡｓ系へテロ接合電界効果ト
ランジスタ、　ＧａＡｓ／　ＩｎＧａＡｓヘテロ接合等
を採用したスートモルフインク（ｐｓｅｕｄｏ−ｓｏｒ
ｐｈｉｃ）電界効果トランジスタ等が知られている。

第１Ｏ図は、ＡｌＧａＡｓ／ＧａＡｓ系へテロ接合電界
効果トランジスタ素子の断面図であり、図中１０は半絶
縁性のＧａＡｓ基板である。基板１０上には、アンドー
プチャネル層となるＧａＡｓ層７、スペーサ層となるア
ンドープ＾ｌＧａＡｓ層６、電子供給層となるＳｉドー
プｎ−ＡｌＧａＡｓ層５、キャップ層となるＳｉドープ
ｎ−ＧａＡｓ層４がこの順に積層形成されている。この
ｎ−ＧａＡｓ層（キャンプ層）４上には、ソース１．ド
レイン３のオーミック電極と、ゲート２のショットキ電
極が形成されている。ｎ−ＧａＡｓ層（キャップ層）４
は、ソース１．ドレイン３のオーミック電極におけるコ
ンタクト抵抗を下げるために設けられており、ＡｌＧａ
Ａｓ層（スペーサ層）６は、ヘテロ界面における電子を
ｎ−ＡｌＧａＡｓ層（電子供給層）５の不純物から離す
ために設けられている。なお、第１１図は第１０図に示
したトランジスタ素子のエネルギバンドを示す。

次に動作について説明する。ｎ−ＡｌＧａＡｓ層（電子
供給層）５に比べてＧａＡｓ層（チャネル層）７の方が
電子親和力が大きいので、ｎ−ＡｌＧａＡｓ層５中の電
子はＧａＡｓ層７側へ引き寄せられ、ヘテロ界面のＧａ
Ａｓ層７側にたまる。この電子は、ヘテロ界面に沿った
方向にのみ自由度を持っているので、２次元電子ガスと
呼ばれる。２次元電子ガスは、イオン化不純物による散
乱が小さいので、高い移動度を持ち、ソース１．ドレイ
ン３間に電圧を印加すると、この２次元電子ガスをキャ
リアとして電流が流れる。そして、ゲート２にバイアス
を加えることによってこの電流の流れを制御して、素子
動作を行う。

ところで、チャネル層の中央部近傍における部分の禁止
帯幅を狭くしたウェハ構造を採用することにより、トラ
ンジスタ素子の高性能化を図ることが知られている。第
１２図は、ＧａＡｓ層　ＩｎＧａＡｓヘテロ接合スート
モルフインク電界効果トランジスタにこのウェハ構造を
適用した従来のトランジスタ素子の断面図である０図に
おいて、１０図と同番号を付した部分は同一部分を示し
ている。基板１０上に、バッファ層となるアンドープＧ
ａＡｓＪ！１１２、チャネル層となるＩｎｘ　Ｇａ１−
、　Ａｓ層１４、チャネル層内に設けられた禁止帯幅が
狭いＩｎ、　Ｇａ、−、Ａｓ層（ｙ＞ｘ）１５、チャネ
ル層となるＩｎｘＧａｐ−、＾Ｓ層１３、ＡｌＧａＡｓ
層（スペーサ層）　６　、ｎ−ＡｌＧａＡｓ層（電子供
給層）　５　、ｎ−ＧａＡｓ層（キャンプ層）４がこの
順に積層形成されている。このようなウェハ構造とする
ことにより、２次元電子ガスの濃度を高め、しかも電子
の移動度を大きくできて、素子の高性能化を図ることが
できる。

〔発明が解決しようとする課題〕

チャネル層の中央部近傍における部分の禁止帯幅を狭く
して素子の高性能化を図るためには、その部分の禁止帯
幅を大幅に狭くする必要がある。

しかしながら、例えば第１２図に示すようなウェハ構造
であれば、チャネル層はＩｎＧａＡｓ層であるが、禁止
帯幅を大幅に狭（した部分（Ｉｎ、　Ｇａ、−、Ａ！１
層１５）は、チャネル層の他の部分（ＩｎＸＧａ、、Ａ
ｓ層１３、１４）とは格子定数が大幅に異なり、ＡｌＧ
ａＡｓ。

ＧａＡｓとの格子不整合が更に太き（なって、転位等が
発生して、逆に２次元電子ガスの濃度の減少。

電子移動度の低下を招くこととなり、素子の高性能化を
達成できないという問題がある。このような問題は、ス
ートモルフインクへテロ接合電界効果トランジスタに関
して一般的なものである。また、ＡｌＧａＡｓ／ＧａＡ
ｓ、　ＩｎＡｌＡｓ／ＩｎＧａＡｓ等のへテロ接合を採
用した電界効果トランジスタにおいて、ヘテロ界面近傍
のチャネル層側に禁止帯幅が狭い部分を設ける場合にあ
っても、この問題は発生する。

また、従来のへテロ接合電界効果トランジスタは、ヘテ
ロ界面に生じるポテンシャル障壁によるキャリアの閉じ
込め効果が不十分であり、第１１図に示すように、Ｇａ
Ａｓ層（チャネル層）７にたまった電子がｎ−ＡｌＧａ
Ａｓ層（電子供給層）５側に１００人程戻しみ出してお
り、不純物による散乱を完全には避けることができない
、そこで、不純物散乱を避けるためにＡｌＧａＡｓ層（
スペーサ層）６を厚くすると、キャリアの濃度が減少し
て素子特性は低下する。また、ゲート２にバイアス電圧
を印加して電子濃度を減らした場合、電子がへテロ界面
側へ引き寄せられて低電流動作時の相互コンダクタンス
（ｇ、）の低下が生じる０文献（Ｙ、Ａｎｄｏ　ｅｔ　
ａｌ。

：ＩＥＥＥ　ｔｒａｎｓ、　ｏｎ　Ｅｌｅｃｔｒｏｎ　
Ｄｅｖｉｃｅｓ　ＥＤ−３５（１９８Ｂ）２２９５）に
よると、通常のへテロ接合電界効果トランジスタの場合
、電子は室温において基底状態のみではなく、第１〜第
５励起状態まで分布する。

例えば、文献（Ｆ、５ｔｅｒｎ：Ｐｈｙｓ、Ｒｅｖ、Ｂ
　１５　Ｊｕｌｙ（１９８４））によると、電子の基底
状態と第１励起状態との間のエネルギ差は４０ｍｅＶ以
上にならないので、室温において数十％ものキャリアが
第１励起状態以上に分布する。このためバンド間散乱が
大きくなってキャリアの移動度の低下が生じ、素子特性
が悪化する。

本発明はかかる事情に鑑みてなされたものであり、キャ
リアの移動度を大きくでき、素子特性の性能の大幅な向
上を図ることができるヘテロ接合電界効果トランジスタ
を提供することを目的とする。

〔課題を解決するための手段〕

本願に係る第１発明のへテロ接合電界効果トランジスタ
は、チャネル層と、該チャネル層内に設けられ、該チャ
ネル層より禁止帯幅が狭い半導体層とを有するヘテロ接
合電界効果トランジスタにおいて、前記半導体層が半導
体超格子層であることを特徴とする。

本願に係る第２発明のへテロ接合電界効果トランジスタ
は、チャネル層を有するヘテロ接合電界効果トランジス
タにおいて、前記チャネル層より禁止帯幅が狭い半導体
層を、キャリアの存在確率が基底状態では高く第１励起
状態では低いような前記チャネル層内の位置に設けてあ
ることを特徴とする。

〔作用〕

本願の第１発明にあっては、チャネル層内に挿入された
超格子半導体層は、基板またはチャネル層内の他の部分
との格子不整合による歪を緩和する。そうすると、格子
不整合に伴う歪による転位等の発生が抑制され、キャリ
アの移動度が向上する。

本願の第２発明にあっては、チャネル層より禁止帯幅が
狭い半導体層、例えばＩｎＡｓ層をチャネル層内の所望
位置に挿入する。禁止帯幅が狭いこの半導体層の存在に
より、深いポテンシャル井戸が局所的に形成されるので
、基底状態のキャリアはこの狭い半導体層の近傍に強く
束縛されて閉じ込め効果が大きくなり、ポテンシャルエ
ネルギは数＋ｍ　ｅ　Ｖ小さくなる。一方、キャリアの
第１励起状態は禁止帯幅が狭いこの半導体層の影響を殆
ど受けないので、第１励起状態のポテンシャルエネルギ
の変化は小さい。従って、基底状態と第１励起状態との
エネルギ差は数＋ｍｅＶ程度大きくなり、ヘテロ界面か
ら離れた禁止帯幅が狭いこの半導体層近傍において基底
状態にのみキャリアが分布する。この結果バンド間散乱
が小さくなり、キャリアの移動度は大きい。また、基底
状態のポテンシャルエネルギは下がるので、キャリア濃
度は増加する。

〔実施例〕

以下、本発明をその実施例を示す図面に基づいて具体的
に説明する。

まず、チャネル層内に半導体超格子層を挿入する第１発
明について説明する。第１図は、第１発明の一実施例（
ＧａＡｓ層　ＩｎＧａＡｓヘテロ接合スートモルフイン
ク電界効果トランジスタ）の素子の断面図であり、図中
１０は半絶縁性のＧａＡｓ基板である。

基板１０上には、バッファ層となるアンドープＧａＡｓ
層１２（膜厚１．！１ｍ）、チャネル層となるＩｎ、　
Ｇａｔ−８層１４、チャネル層内に挿入された半導体超
格子層１６、チャネル層となるＩｎｘ　Ｇａｐ−ＸＡｓ
ＡｌＢ１２ペーサ層となるアンドープＡｌＧａＡｓ層６
　（膜厚２０人）、電子供給層となるＳｉドープｎ−Ａ
ｔＧａＡｓ層５　（膜厚３５０人、　ＡＩＭｉ成０．２
２．　　ドープ量２　ＸＩＯ”ｅｌｍ−’）　、キャン
プ層となるＳｉドープｎ−ＧａＡｓ層４　（膜厚５００
人。

ドープ量２．５Ｘ１０”ａｍ−’）がこの順に積層形成
されている。ｎ−ＧａＡｓ層（キャップ層）４上には、
ソース１．ドレイン３のオーミック電極と、ゲート２の
シッットキ電極が形成されている。　ｎ−ＧａＡｓ層（
キャンプ層）４は、ソース１．ドレイン３のオーミック
電極におけるコンタクト抵抗を下げるために設けられて
おり、ＡｌＧａＡｓ層（スペーサ層）６は、ヘテロ界面
における電子をｎ−ＧａＡｓ層（電子供給層）５の不純
物から離すために設けられている。

なお、各層の成長温度は、アンドープＧａＡｓ層１２ま
では基板温度６００℃であり、これより表面側の層ｓ では基板温度５００℃である。また、第２図は第１図に
示したトランジスタ素子の伝導帯バンド構造をを示す。

なお第２図に示した値は、計算により求めた概算値であ
る。

このような構造の本発明例と従来例とにおける素子特性
の比較について説明する。以下に示すような構造の４種
のサンプル素子（サンプルＡ、　Ｂは従来例、サンプル
Ｃ，Ｄは本発明例）を作製した。

サンプルＣ：第１図においてｘ＝ｙとした構造（ＩｎＧ
ａＡｓ単層のもの） サンプルＣ：第１図においてＩｎｙ　Ｇａ１−ｙ　Ａｓ
Ｆ！１５（ｙ＝０．３３．膜厚５０人）　、Ｉｎｘ　Ｇ
ａ１−ｘＡｓ１１４　（ｘ　＝０．１５．膜厚７０人）
。

ＩｎＸＧａ、−、Ａｓ層１３　（ｘ　＝０．１５．膜厚
３０人） サンプルＣ：第１図において半導体超格子層１６（Ｉｎ
ｏ、ｓ　ｃａ（１，ｓ　Ａｓ／ＧａＡｓ超格子。

膜厚５０人）　、　Ｉｎ、’　Ｇａｐ−ｘ＾Ｓ層１４（
ｘ　＝０．１５．膜厚７０人）　、　Ｉｎｘ　Ｇａｐ−
。

Ａｓ層１３　（ｘ　＝０．１５．膜厚３０人）サンプル
Ｃ：第１図において半導体超格子層１６（（ＩｎＡｓ）
　＋／（ＧａＡｓ）　ｚ超格子、膜厚５０人）　、　Ｉ
ｎｘ　Ｇａ、−ＸＡｓ層１４　（ｘ　＝０．１５゜膜厚
７０人）　、　Ｉｎ、　Ｇａ、、　ＡｓＪｉ１３（ｘ　
＝０．１５．　膜厚３０人） なお、各サンプルにおける他の各層は、第１図の説明に
記したものと同じである。このような各サンプルにおけ
る電子移動度μ、シートキャＩ７７濃度Ｎ、の測定結果
を下記第１表に示す。

第　　　１　　　表 サンプルＢでは、転位等の発生によって、通常のスート
モルフインクトランジスタ素子（サンプルＡ）に比べて
、逆にμが低下しＮ、ののびが小さい。本発明のトラン
ジスタ素子（サンプルＣ１Ｄ）では、従来例に比べてμ
、ＮＳが共に大幅に向上している。

第３図は、第１発明の別の実施例（ＡＩＧａＡｓ／Ｇａ
Ａｓ系へテロ接合電界効果トランジスタ）の素子の断面
図であり、図において、第１図と同番号を付した部分は
同一部分を示している。基板ＩＯ上に、チャネル層とな
るアンドープＧａＡｓ層７、チャネル層内に挿入された
半導体超格子層１７、チャネル層となるアンドープＧａ
Ａｓ層９、アンドープＡｌＧａＡｓ層（スペーサ層）　
６　、ｎ−ＡｌＧａＡｓ層（電子供給層）５、ｎ−Ｇａ
Ａｓ層（キャップ層）４がこの順に積層形成されている
。

このような＾ｌＧａＡｓ／ＧａＡｓ系へテロ接合構造を
有する本発明例と従来例とにおける素子特性の比較につ
いて説明する。以下に示すような構造の３種のサンプル
素子（サンプルＥ、Ｆは従来例、サンプルＧは本発明例
）を作製した。

サンプルＣ：第１図に示した構造 サンプルＣ：第１図において半導体超格子層１７の代わ
りにＩｎ、　Ｇａｐ−ｙＡＳ層（ｙ＝０．３３．膜厚５
０人）を挿入、アンドープＧａＡｓ層９　（膜厚３０人
） サンプルＣ：第３図において半導体超格子層１７（（Ｉ
ｎＡｓ）　１／　（ＧａＡｓ）　ｚ超格子、膜厚５０人
）、アンドープＧａＡｓ層９　（膜厚３０人） なお、各サンプルにおける他の各層は、同一条件とする
。このような各サンプルにおける電子移動度μ、レシー
トャリア濃度Ｎ、の測定結果を下記第２表に示す。

第　　　２　　　表 サンプルＦでは、格子不整合の歪またはＩｎＧａＡｓ層
の合金散乱等の影響によって、通常のトランジスタ素子
（サンプルＥ）に比べて、μが低下している。本発明の
トランジスタ素子（サンプルＧ）では、サンプルＥとμ
は同程度であるがＮ、は大幅に向上している。

次に、キャリアの存在確率が基底状態では高く第１励起
状態では低い位置に、禁止帯幅が狭い半導体層を挿入す
る第２発明について説明する。第４図は、第２発明の一
実施例（ＡｌＧａＡｓ層　ＧａＡｓ系へテロ接合電界効
果トランジスタ）の素子の断面図であり、図中１０は半
絶縁性のＧａＡｓ基板である。基板１０上には、チャネ
ル層となるアンドープＧａＡｓ層９、チャネル層内に挿
入された禁止帯幅が狭い半導体層である単分子のアンド
ープ１ｎＡｓ層８、チャネル層となるアンドープＧａＡ
ｓ層７、スペーサ層となるアンドープＡｌＧａＡｓ層６
、電子供給層５となるＳｉドープｎ−ＡｌＧａＡｓ層５
、キャップ層となるＳｉドープｎ−ＧａＡｓ層４がこの
順に積層形成されている。この１−ＧａＡｓ層（キャッ
プ層）４上には、ソース１゜ドレイン３のオーミック電
極と、ゲート２のショットキ電橋が形成されている。　
ｎ−ＧａＡｓ層（キャンプ層）４は、ソース１．ドレイ
ン３のオーミック電極におけるコンタクト抵抗を下げる
ために設けられており・ＡｌＧａＡｓ層（スペーサ層）
６は、ヘテロ界面における電子をｎ−ＡｌＧａＡｓ層（
電子供給層）５の不純物から離すために設けられている
。なお・第４図において、ξ。は通常のへテロ接合電界
効果トランジスタの基底状態の波動関数を示し、ξ１は
同じくその第１励起状態の波動関数を示している。第２
発明の要旨である禁止帯幅が狭いＩｎＡｓ層８が・チャ
ネル層内であって電子の基底状態の存在確率が最大であ
り第１励起状態の存在確率が零となる位置近傍（ヘテロ
界面から７０人の深さ位置）に挿入されている。

また、第５図は第４図に示す素子のエネルギバンド図で
あり、図中Ｅｏ、Ｅ＋は夫々基底状態、第１励起状態の
エネルギ固有値を示し、Ｅ、はフェルミ準位を示し、Δ
ＥＣはへテロ界面における伝導帯のバンド不連続値を示
す、なお固有値は、ヘテロ界面における禁止帯幅が狭い
半導体層（ＧａＡｓ層７）の伝導帯の底を零として表し
ている。

第４図に示すように、チャネル層内の所望の位置（ヘテ
ロ界面から７０人の深さ位置）にＩｎＡｓ層８を挿入す
ると、その位置に０．６ｅＶのポテンシャル井戸が形成
され、第５図に示すようなエネルギバンドとなる。ポテ
ンシャル井戸層であるＩｎＡｓ層８は基底状態の電子（
ψ。）を強（引きつけるので、通常のへテロ接合電界効
果トランジスタ（第１１図参照）に比べて、２０人程度
電子がへテロ界面から離れて分布する。従って、ｎ−Ａ
ｌＧａＡｓ層（電子供給層）５中の不純物による電子の
散乱が小さくなり、特に低温（７７に以下）にあっては
、通常のものに比べて移動度が２倍以上に増加する。ま
た、電子の基底状態のポテンシャルエネルギ（Ｅ、）は
通常のもの（第１１図Ｅ、）と比べて数＋ｍｅＶ低下す
るので、基底状態における電子濃度が数十％増加する。

一方、電子の第１励起状態（ψ、）は、ＩｎＡｓポテン
シャルの影響を殆ど受けないので、ポテンシャルエネル
ギ（Ｅｌ）は通常のもの（第１１図Ｅ、）と殆ど差がな
い、このため、通常のものと比較して、本発明の素子で
はＥ、とＥ、との差が数十ｍｅＶ大きくなり、室温にお
いても電子はほとんど基底状態に分布し、バンド間散乱
は非常に小さい。また、電子の濃度にかかわらず、電子
分布はＩｎＡｓ層８の近傍に限られるので、電子濃度の
変化に対する移動度の変化は小さく、低電子濃度にあっ
ても高い移動度を得ることができる。

なお、上述の実施例では、ＩｎＡｓ層８を単分子層とし
たが、必ずしも単分子層である必要はない。

ＩｎＡｓ層はＧａＡｓ層との格子定数の差が大きいので
、ＧａＡｓ層上に成長可能なＩｎＡｓ層の臨界膜厚は３
分子程度と言われている。従って、この膜厚以下であれ
ば、挿入するＩｎＡｓ層８の膜厚は任意に設定してよい
。

ところで、ＩｎＡｓ層８を挿入すると、基底状態の電子
はへテロ界面側だけではなく、基板側においても存在確
率が小さ（なる、このことは、基板側に設けたポテンシ
ャルの影響を基底状態の電子はほとんど受けないことを
意味する。このようなことを考慮して構成した上述の一
実施例の変形例の構造を第６図に示す、また、第７図は
第６図に示す素子のエネルギバンド図である。この変形
例では、ヘテロ界面から深さ１５０人の位置にノンドー
プＡｌＧａＡｓ層１１を挿入して幅５０人のポテンシャ
ル障壁を設けた構造をなす。このような構造では、第１
励起状態以上の電子が影響を受け、ＥｏとＥｌとの差（
第７図参照）は、第４図に示す構造の実施例より更に大
きくなり、バンド間散乱の影響は極めて小さい。

第８図は、第２発明の別の実施例（ＧａＡｓ層　ＩｎＧ
ａＡｓヘテロ接合スートモルフインク電界効果トランジ
スタ）の素子の断面図であり、図において、第４図と同
番号を付した部分は同一部分を示している。

基板１０上に、バッファ層となるアンドープＧａＡｓ層
１２、チャネル層となるアンドープＩｎＧａＡｓ層１４
、アンドープＩｎＡｓ層（ポテンシャル井戸層）８、チ
ャネル層となるアンドープＩｎＧａＡｓ層１３、アンド
ープＡｌＧａＡｓ層（スペーサ層）６、Ｓｉドープｎ−
＾ｌＧａＡｓ層（電子供給層）　５、Ｓｉドープｎ−Ｇ
ａＡｓ層（キー？７１層）４がこの順に積層形成されて
いる。また、第９図は第８図に示す素子のエネルギバン
ドを示している。このような構造のトランジスタ素子に
おいても、前述の実施例と同様の効果がある。

なお、上述の実施例の他に第２発明では、各半導体層を
形成する材料については様々なものが考えられる。この
ような材料の組合せ例を、第４図。

第６図、第８図における構造例夫々について、第３表、
第４表、第５表に示す。

第　３　表　（第４図の構造） 第 表 （第６図の構造） 第 表 （第８図の構造） 〔発明の効果〕 以上のように第１発明では、チャネル層内に挿入する禁
止帯幅が狭い半導体層を超格子層としているので、従来
例では起こっていた転位の発生。

合金の散乱を抑制して、キャリア移動度、シートキャリ
ア濃度を増大することができ、この結果、電界効果トラ
ンジスタの素子特性を大幅に向上することができる等、
第１発明は優れた効果を奏する。

第２発明では、禁止帯幅が狭い半導体層を、キャリアの
存在確率が基底状態では大きく第１励起状態では小さく
なるようなチャネル層内の所定位置に挿入しているので
、基底状態におけるキャリアがへテロ界面から離れた位
置に存在する確率が高くなり、スペーサ層の膜厚を軍＜
シなくても、キャリアのイオン化不純物散乱は小さく高
移動度が得られ、また、キャリア濃度の大小によらず、
キャリアがこの挿入した半導体層近傍に存在して、低キ
ヤリア濃度になった場合の移動度の低下は小さい、また
、基底状態と第１励起状態とのエネルギ差が大きいので
、室温においても大部分の手中リアが基底状態に存在し
、バンド間散乱による移動度の低下は少ない、更に、基
底状態のエネルギ固有値が数十ｍｅＶ小さいので、キャ
リア濃度が数十％程度増加する等、第２発明は優れた効
果を奏する。

【図面の簡単な説明】

第１図、第３図は第１発明の実施例を示す断面図、第２
図は第１図に示す素子の伝導帯バンド構造図、第４図、
第６図、第８図は第２発明の実施例を示す断面図、第５
図、第７図、第９図は夫々第４図、第６図、第８図に示
す素子のエネルギバンド図、第１０図、第１２図は従来
の電界効果トランジスタの素子構造を示す断面図、第１
１図は第１０図に示す素子のエネルギハンド図である。 ４−ｎ−ＧａＡｓＪｉ　（キャップ層）　　　５　・・
・１ｌ−ＡＩＧａＡｓｌｉＪ（電子供給Ｎ）　　６・・
・アンドープＡｌＧａＡｓ層（スペーサ層）　　７，９
・・・アンドープＧａＡｓＮ（チャネル層）　　８・・
・アンドープＩｎＡｓＪｉｉ　（ポテンシャル井戸層）
　　１０・・・半絶縁性ＧａＡｓ基板　１１・・・アン
ドープＡｌＧａＡｓ層（ポテンシャル障壁層）１２・・
・アンドープＧａＡｓ層（バッファ層”）　　１３．１
４・・・アンドープＩｎＧａＡｓＮ（チャネル層）１６
．１７・・・半導体超格子層特　許　出廓人　　　三洋
電機株式会社代理人　弁理士　　　河　野　　登　夫第 ］ 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、チャネル層と、該チャネル層内に設けられ、該チャ
   ネル層より禁止帯幅が狭い半導体層とを有するヘテロ接
   合電界効果トランジスタにおいて、 前記半導体層が半導体超格子層であること を特徴とするヘテロ接合電界効果トランジスタ。 ２、チャネル層を有するヘテロ接合電界効果トランジス
   タにおいて、 前記チャネル層より禁止帯幅が狭い半導体 層を、キャリアの存在確率が基底状態では高く第１励起
   状態では低いような前記チャネル層内の位置に設けてあ
   ることを特徴とするヘテロ接合電界効果トランジスタ。