JPH04129307A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば集積回路（ＩＣ） 好適な増幅回路に関するものである。

等に用いて 〔発明の概要〕 本発明は、差動入力信号を電圧／電流変換し、この電圧
／電流変換による差動電流をそれぞれ対数変換し、この
対数変換後の各電流を受けて電流出力として取り出すこ
とにより、ダイナミックレンジを広くとることができる
増幅回路を提供するものである。

〔従来の技術〕

例えば、集積回路（ＩＣ）の内部回路として用いられる
演算増幅回路として、例えば差動増幅回路が知られてい
る。

この差動増幅回路は、通常、略同じ特性の２つの増幅素
子を対称形に接続し、２つの入力信号の差に比例した出
力信号を得るものである。また、差動増幅回路は、より
大きな増幅を行うため、多段に構成される場合もある。

〔発明が解決しようとする課題〕

ところで、この従来の演算増幅回路においては、例えば
多段構成としても、信号増幅を電圧振幅の形で行うよう
にしているため、例えば、入力信号のレベルが大きくな
ると、出力波形にいわゆるクリップピング歪み等か生ず
るようになってしまう。

また、例えば、大きい（高い）電源電圧かとれないよう
な場合には、回路内の構成要素である増幅素子、抵抗等
による電圧の低下によって、ダイナミックレンジが制限
されるようになる。

そこで、本発明は、上述のような実情に鑑みて提案され
たものであり、ダイナミックレンジを広くとることがで
きると共に、クリッピング歪み等も生じない増幅回路を
提供することを目的とするものである。

〔課題を解決するための手段〕

本発明の増幅回路は、上述の目的を達成するために提案
されたものであり、差動入力信号を電圧／電流変換する
電圧／電流変換手段と、この電圧／電流変換手段からの
差動電流をそれぞれ対数変換する対数変換手段と、この
対数変換手段からの各電流を受けて電流出力として取り
出す電流出力手段とを有して成るものである。

〔作用〕

本発明によれば、差動入力信号を電圧／を流変換手段で
電圧から電流に変換し、電圧振幅の形でなく電流比で出
力するようにしているため、ダイナミックレンジを広く
とることかでき、クリッピング歪み等も生じない。

〔実施例〕

以下、本発明を適用した実施例について図面を参照しな
から説明する。

第１図に示す本発明実施例の増幅回路は、差動入力信号
（入力電圧Ｖ＋−）を電圧／電流変換する電圧／を流変
換手段としてのＰＮＰ型のトランジスタＱ１２．Ｑ１３
と、これらトランジスタＱ１２、Ｑ１３からの差動電流
をそれぞれ対数変換する対数変換手段であるダイオード
として動作するＮＰＮ型のトランジスタＱｌ、Ｑ２と、
これらトランジスタＱｌ、Ｑ２からの各電流を受けて電
流出力として取り出す電流出力手段としてのＮＰＮ型の
トランジスタＱ３．Ｑ４とを有して成るものである。

この第１図において、入力端子１に供給された入力信号
（入力電圧ｖ１１）は、ＰＮＰ型トランジスタＱＩＯの
ベースに供給される。このトランジスタＱＩＯのベース
は、抵抗Ｒ５を介して定電圧源（例えばｖｅｃ／２電源
）と接続されている。また、ＰＮＰ型）ランジスタＱｌ
ｌのベースは、抵抗Ｒ６を介して定電圧源（例えばＶＣ
Ｃ／２電源）と接続されている。更に、これらトランジ
スタＱ１０、Ｑｌｌのベースは、上記抵抗Ｒ５，Ｒ６を
介して接続されている。これらトランジスタＱｌＯ，Ｑ
１１の各コレクタには、それぞれ抵抗ＲＩＲ２を介して
Ｖ　ｃｃ電源が供給されると共に、各トランジスタＱ１
０．Ｑ１１のコレクタ出力は、トランジスタＱ１２．Ｑ
１３のベースに送られて、それぞれ電圧−電流変換され
る。これらのトランジスタＱ１２．Ｑ１３は、エミッタ
が抵抗ＲＥを介して互いに接続されると共に当該エミッ
タに電流源１０．１１からの例えば電流りか供給されて
いる。すなわち、（１）式に示すように、入力電圧ｖ１
．は、上記抵抗ＲＥにより電流ｈ、に変換されることに
なる。

１１＝Ｖ１．／ＲＥ　　　　・−・−・（１）これらト
ランジスタＱ１２．Ｑ１３のコレクタは、上記対数変換
手段であるトランジスタＱｌ。

Ｑ２の各コレクタとそれぞれ接続されている。したかっ
て、当該トランジスタＱｌ、Ｑ２のコレクタには、上記
入力信号の入力電圧Ｖ　ｌ　ｍか電流（差動電流）とし
て供給されることになる。

上記トランジスタＱ１のコレクタとベースは接続され、
トランジスタＱ２のコレクタとベースも接続されている
ため、これらトランジスタＱＩＱ２は、ダイオードとし
て動作する。もちろん、このトランジスタＱｌ、Ｑ２は
、通常のダイオードであってもよい。このように、上記
トランジスタＱ１２．Ｑ１３からのコレクタ出力を、ダ
イオードとしてのトランジスタＱ１．Ｑ２で受けること
により、入力信号（入力電圧Ｖ＋−）に比例した交流信
号が対数変換（エクスポーネンシャルのカ−ブに変換）
される。これによって、トランジスタＱｌ、Ｑ２のコレ
クタ出力には、電圧振幅か表れなくなる。また、トラン
ジスタＱｌ、Ｑ２のエミッタは、共通接続されて定電圧
源２１を介して接地されている。これにより、上記トラ
ンジスタＱ１．Ｑ２のベース電位（コレクタ出力）は、
上記定電圧源２１の電圧ＶｌとトランジスタＱｌ。

Ｑ２のそれぞれのベース−エミッタ間電圧■Ｂゆとの和
（Ｖ　１　＋　Ｖ　ａｔ）の電位となる。これらトラン
ジスタＱｌ、Ｑ２からのコレクタ圧力か、上記トランジ
スタＱ３．Ｑ４の各ベースに送られる。すなわち、上記
定電圧源２１の電圧Ｖ１によって、上記トランジスタＱ
１．Ｑ２．Ｑ３．Ｑ４のベース電位か決められている。

上記トランジスタＱ３Ｑ４のエミッタは、共通接続され
、例えば電流値Ｉ２の電流源１２を介して接地されてい
る。

また、カレントミラー回路ＣＭは、ＰＮＰ型トランジス
タＱ６．Ｑ７．Ｑ８．Ｑ９からなるいわゆるウィルソン
型のカレントミラー回路である。

すなわち、該ウィルソン型カレントミラー回路ＣＭは、
トランジスタＱ６とＱ８のベースか共通接続されると共
に該共通接続点とトランジスタＱ８のコレクタが接続さ
れ、また、トランジスタＱ６のコレクタとトランジスタ
Ｑ７のエミッタ、及び、トランジスタＱ８のコレクタと
トランジスタＱ９のエミッタか接続され、更に、トラン
ジスタＱ７と０９のベースか共通接続されると共に該共
通接続点とトランジスタＱ７のコレクタが接続されてい
る。該カレントミラー回路ＣＭのトランジスタＱ６．Ｑ
８のエミッタに抵抗Ｒ３，Ｒ４を介した上記ｖｃＣＩＥ
源が供給され、トランジスタＱ７のコレクタ出力が後述
するトランジスタＱ５を介して上記トランジスタＱ３の
コレクタに、また、トランジスタＱ９のコレクタ出力か
上記トランジスタＱ４のコレクタに送られる。該ウィル
ソン型カレントミラー回路ＣＭによれば、トランジスタ
Ｑ７゜Ｑ９から略揃った出力電流が得られるようになる
。

上記トランジスタＱ４のコレクタから出力電流ｉ。が出
力端子２を介して取り出される。

本実施例回路の出力端子２から取り出される出力電流１
０は、通常、例えば、オペアンプ等により再び電圧とし
て取り出される。この場合、例えば、上記出力電流１．
を、非反転入力端子が例えば電圧ＶＥの定電圧源３１を
介して接地されると共に負帰還ループ抵抗ＲＬを有する
オペアンプ３０の反転入力端子に供給することで、当該
オペアンプ３０の出力が出力電圧Ｖ　６　ｍ　＋　とし
て端子３から出力されるようになる。すなわち、（２）
に示すように、 Ｖ−−＋　＝　ＲＬ　Ｘ　ｊｏ　　　　　”””（２）
となる。このように、上記出力端子２とオペアンプ３０
とを接続すると、当該出力端子２ての直流バイアス電位
は、上記定電圧源３１の電圧ＶＥとなる。

ここで、本実施例のような増幅回路において、上記電流
源ＩＯと１１の電流Ｉ３．電流源１２の電流Ｉ、を、外
部から制御することにより、該増幅回路自体のゲインを
変化させることができる。

言い換えれば、本実施例回路はゲインコントロールアン
プとして使用することができる。

すなわち、本実施例の増幅回路において、上記トランジ
スタＱｌ、Ｑ２．Ｑ３．Ｑ４のベース−エミッタ間の電
流としては、上記トランジスタＱｌか１１１１ｍ＋）ラ
ンジスタＱ２が１＋　＋１１゜トランジスタＱ４がＩｔ
／２＋ｉｏ／２　、　　）ランジスタＱ３がＩｔ／２−
ｉ　ｏ／２となる。したがって、これらトランジスタＱ
１．Ｑ２．Ｑ４．Ｑ３のベース−エミッタｌ！ｆｆ電圧
Ｖ、Ｅの関係は、（３）式で示すようになる。すなわち
、 ＝０　　　　　　　　　　　　　・・・・・・・・・・
・（３）のように対数式で表すことができる。ただしく
３）式中にはポルツマン定数、ｑは電子の電荷、Ｔは絶
対温度、Ｉｓは飽和電流である。この（３）式より、出
力電流ｉ、は、 ■。

ｉ、　＝　　　　　・　ＩＩｍ　　　　　・・・・・・
・・・・・（４）■ となる。

また、上述のように、本実施例増幅回路をゲインコント
ロールアンプとして使用する場合、上記電流源１０．１
１の電流Ｉ、或いは電流源１２の電流Ｉ、が可変される
ようになる。すなわち、上記（４）式と前述の（１）、
　（２）、　（３）式より、となり、電流値１＋、Ｉｔ
の比からゲインを求めることができるようになる。

このように、本実施例回路においては、入力信号を電流
に変換すると共に、対数変換を行っているため、トラン
ジスタＱｌ、Ｑ２．Ｑ３．Ｑ４のベースに振幅は表れず
、更に、回路後段のオペアンプ３０等へ電流比で出力す
るようにしているため、ダイナミックレンジを広くとる
ことができると共にクリッピング歪み等も生じなくなる
。

ところで、上述のように、各電流源の電流を可変すると
、上記トランジスタＱ４．Ｑ３に流れる電流が変化する
ようになる。この時、上記トランジスタＱ４のコレクタ
電圧は、例えば上記電圧ＶＥとなっている。これに対し
、上記トランジスタＱ３のコレクタ電圧は不定となって
しまい、これらトランジスタＱ３．Ｑ４の各コレクター
エミッタ間電圧■。、：に差が生し、いわゆるアーリー
効果により各トランジスタＱ３．Ｑ４を流れる電流か異
なってくる。この時、出力にはいわゆる直流オフセット
が表れ、歪率特性等の劣化の原因となり、好ましくない
。

このような直流オフセットを抑制するため、本実施例回
路には、トランジスタＱ５及び定電圧源２２が設けられ
ている。すなわち、上記トランジスタＱ５は、エミッタ
が上記トランジスタＱ３のコレクタに接続されベースが
定電圧源２２に接続されると共に、コレクタをカレント
ミラー回路ＣＭのトランジスタＱ７のコレクタと接続し
ているものである。

すなわち、上記トランジスタＱ５のベース接地は、上記
トランジスタＱ３．Ｑ４のコレクターエミッタ間電圧ｖ
Ｃｆｆｉを揃える働きをしており、アーリー効果による
直流オフセットを抑えている。ただし、定電圧源２２の
電圧ｖ２は、出力電位（すなわちＶＥ）よりトランジス
タＱ５のベース−エミッタ間電圧Ｖ。たけ高い値にする
。

上述したように、本実施例の増幅回路においては、電流
出力が送られる後段のオペアンプ３０での電圧ＶＥに応
じて、トランジスタＱ５と定電圧源２２により、トラン
ジスタＱ３のコレクタ電圧とトランジスタＱ４のコレク
タ電圧とを等しくしており、各トランジスタＱ３．Ｑ４
のコレクターエミッタ間電圧Ｖａｔが互いに等しくなる
ことで、アーリー効果の悪影響が防止され、直流オフセ
ットが除去されるようになる。また、上述のように、直
流オフセットが除去されるため、ゲインを変えても出力
の精度を保つことができる。

〔発明の効果〕

本発明の増幅回路においては、電圧／電流変換手段で差
動入力信号を電圧／電流変換し、この電圧／電流変換手
段の出力をそれぞれ対数変換し、この対数変換後の各電
流を受けて電流出力として取り出すことにより、ダイナ
ミックレンジを広くとることができ、クリッピング歪み
等も生じない増幅が可能となる。

【図面の簡単な説明】

第１図は本発明実施例の増幅回路の概略回路図である。

Claims (1)

1. 【特許請求の範囲】 差動入力信号を電圧／電流変換する電圧／電流変換手段
   と、 この電圧／電流変換手段からの差動電流をそれぞれ対数
   変換する対数変換手段と、 この対数変換手段からの各電流を受けて電流出力として
   取り出す電流出力手段と を有して成る増幅回路。