JPH04129306A - 増幅回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、例えば集積回路（ＩＣ）等に用いて好適な増
幅回路に関するものである。

（発明の概要〕 本発明は、入力信号に基づいた差動電流を、第１、第２
のトランジスタから成るエミッタ共通トランジスタ差動
対の各ベースに供給し、コレクタがカレントミラー回路
に接続されベースか定電圧源に接続されたトランジスタ
と第１のトランジスタのコレクタとを接続し、第２のト
ランジスタのコレクタをカレントミラー回路と接続する
と共にこのコレクタから電流出力を取り出すことにより
、直流オフセットを抑えることか可能な増幅回路を提供
するものである。

〔従来の技術〕

例えば、集積回路（ＩＣ） の内部回路として用 いられる演算増幅回路として、例えば第２図に示すよう
な回路か知られている。

この第２図において、入力端子５０に供給される入力信
号を差動電流とする入力段５１からの差動の信号は、エ
ミッタ共通トランジスタ差動対を構成する一対のＮＰＮ
型トランジスタ５３．５４の各ベースに供給される。こ
れらの各トランジスタ５３．５４の各コレクタには、ダ
イオード５５及びＰＮＰ型トランジスタ５６により成る
カレントミラー回路が接続されており、トランジスタ５
３のコレクタがダイオード５５のカソードに、トランジ
スタ５４のコレクタがトランジスタ５６のコレクタにそ
れぞれ接続されている。ダイオード５５のアノード及び
トランジスタ５６のエミッタには、ｖｃｅ電源が供給さ
れ、トランジスタ５３５４の共通エミッタは定電流源５
７を介して接地されている。トランジスタ５４のコレク
タからの出力が出力端子６０を介して取り出される。

〔発明が解決しようとする課題〕

ところで、この第２図に示すような演算増幅回路におい
て、入力段５１からの差動の信号成分か０のときには、
エミッタ共通トランジスタ差動対の両トランジスタ５３
．５４を流れる電流か互いに等しくなるはずである。し
かし、各トランジスタ５３．５４のコレクタ電圧か異な
って、各コレクターエミッタ間電圧ｖｃＩ＋に差か生じ
る場合には、いわゆるアーリー効果により各トランジス
タ５３゜５４を流れる電流か異なってくる。この時、出
力にはいわゆる直流オフセットが表れ、歪率特性等の劣
化の原因となり、好ましくない。

そこで、本発明は、上述のような実情に鑑みて提案され
たものであり、直流オフセットを抑えた増幅か可能な増
幅回路を提供することを目的とするものである。

〔課題を解決するための手段〕

本発明の増幅回路は、上述の目的を達成するために提案
されたものであり、入力信号が差動電流として供給され
ると共に各他端が共通接続されて第１の定電圧源に接続
された第１及び第２のダイオードと、これらの第１及び
第２のダイオードからの差動電流が各ベースにそれぞれ
供給される第１及び第２のトランジスタから成るエミッ
タ共通トランジスタ差動対と、エミッタか上記第１のト
ランジスタのコレクタに接続されベースか第２の定電圧
源に接続された第３のトランジスタと、この第３のトラ
ンジスタのコレクタ及び上記第２のトランジスタのコレ
クタに接続されたカレントミラー回路とを有し、上記第
２のトランジスタのコレクタから電流出力を取り出すよ
うにしたものである。

〔作用〕

本発明によれば、電流出力が送られる後の回路によって
定まる電圧に応じて、第３のトランジスタと第２の定電
圧源により、第１のトランジスタのコレクタ電圧と第２
のトランジスタのコレクタ電圧とを等しくしており、各
第１．第２のトランジスタのコレクターエミッタ間電圧
が互いに等しくなることで、アーリー効果の悪影響か防
止され、直流オフセットが除去されている。

〔実施例〕

以下、本発明を適用した実施例について図面を参照しな
がら説明する。

第１図に示す本発明実施例の増幅回路は、入力端子１を
介した入力信号（入力電流Ｖｌｆｉ）が差動電流として
供給されると共に各他端か共通接続されて第１の定電圧
源２１に接続された第１及び第２のダイオードとして動
作するＮＰＮ型トランジスタＱｌ、Ｑ２と、これらのト
ランジスタＱｌ。

Ｑ２からの差動電流が各ベースにそれぞれ供給される第
１及び第２のＮＰＮ型トランジスタＱ３゜Ｑ４から成る
エミッタ共通トランジスタ差動対と、エミッタが上記第
１のトランジスタＱ３のコレクタに接続されベースが第
２の定電圧源２２に接続された第３のＮＰＮ型トランジ
スタＱ５と、この第３のトランジスタＱ５のコレクタ及
び上記第２のトランジスタＱ４のコレクタに接続された
カレントミラー回路ＣＭとを有し、上記第２のトランジ
スタＱ４のコレクタから電流出力１０を出力端子２を介
して取り出すようにしたものである。

この第１図において、入力端子ｌに供給された入力信号
（入力電圧Ｖ、、）は、ＰＮＰ型トランジスタＱＩＯの
ベースに供給される。このトランジスタＱＩＯのベース
は、抵抗Ｒ５を介して定電圧源（例えば■ｃｃ／２電源
）と接続されている。また、ＰＮＰ型トランジスタＱｌ
ｌのベースは、抵抗Ｒ６を介して定電圧源（例えばＶ。

ｃ／２電源）と接続されている。更に、これらトランジ
スタＱ１０、Ｑｌｌのベースは、上記抵抗Ｒ５，Ｒ６を
介して接続されている。これらトランジスタＱｌＯ，Ｑ
１１の各コレクタには、それぞれ抵抗Ｒ１゜Ｒ２を介し
てＶ　ｃｃ電源が供給されると共に、各トランジスタＱ
ＩＯ，Ｑｌｌのコレクタ出力は、トランジスタＱ１２．
Ｑ１３のベースに送られる。

これらのトランジスタＱ１２．Ｑ１３は、エミッタが抵
抗ＲＥを介して互いに接続されると共に当該エミッタに
電流源１０．１１からの例えば電流Ｉ、か供給されてい
る。すなわち、（１）式に示すように、入力電圧Ｖ４．
は、上記抵抗ＲＥにより電流１１＋＋に変換されること
になる。

ｉ　、　＝Ｖ＋＊／ＲＥ　　　　・・”””（１）これ
らトランジスタＱ１２．Ｑ１３のコレクタは、上記トラ
ンジスタＱ１．Ｑ２の各コレクタとそれぞれ接続されて
いる。したかって、当該トランジスタＱｌ、Ｑ２のコレ
クタには、上記入力信号の入力電圧Ｖ１．が電流（差動
電流）として供給されることになる。

上記トランジスタＱｌのコレクタとベースは接続され、
トランジスタＱ２のコレクタとベースも接続されている
ため、これらトランジスタＱｌ。

Ｑ２は、ダイオードとして動作する。もちろん、このト
ランジスタＱ１．Ｑ２は、通常のダイオードであっても
よい。また、トランジスタＱ１．Ｑ２のエミッタは、共
通接続されて上記第１の定電圧源２１を介して接地され
ている。これにより、トランジスタＱ１．Ｑ２のベース
電位（コレクタ出力）は、上記第１の定電圧源２１の電
圧Ｖ１とトランジスタＱｌ、Ｑ２のそれぞれのベース−
エミッタ間電圧Ｖ。どの和（Ｖ　１　＋　Ｖ　ＢＥ）の
電位となる。これらトランジスタＱ１．Ｑ２からのコレ
クタ出力（差動電流）が、上記第１．第２のトランジス
タＱ３．Ｑ４の各ベースに送られる。すなわち、上記第
１の定電圧源２１の電圧ｖ１によって、トランジスタＱ
ｌ、Ｑ２．Ｑ３．Ｑ４のベース電位が決められている。

上記トランジスタＱ３゜Ｑ４のエミッタは、共通接続さ
れ、例えば電流値Ｉ２の電流源１２を介して接地されて
いる。

また、上記カレントミラー回路ＣＭは、ＰＮＰ型トラン
ジスタＱ６．Ｑ７．Ｑ８．Ｑ９からなるいわゆるウィル
ソン型のカレントミラー回路である。すなわち、このウ
ィルソン型カレントミラー回路ＣＭは、トランジスタＱ
６とＱ８のベースが共通接続されると共に該共通接続点
とトランジスタＱ８のコレクタが接続され、また、トラ
ンジスタＱ６のコレクタとトランジスタＱ７のエミッタ
、及び、トランジスタＱ８のコレクタとトランジスタＱ
９のエミッタが接続され、更に、これらトランジスタＱ
７とＱ９のベースが共通接続されると共に該共通接続点
とトランジスタＱ７のコレクタか接続されている。この
カレントミラー回路ＣＭのトランジスタＱ６．Ｑ８のエ
ミッタに抵抗Ｒ３゜Ｒ４を介した上記Ｖ　ｃｃ電源が供
給され、トランジスタＱ７のコレクタ出力が後述するト
ランジスタＱ５を介して上記トランジスタＱ３のコレク
タに、また、トランジスタＱ９のコレクタ出力が上記ト
ランジスタＱ４のコレクタに送られる。このウィルソン
型カレントミラー回路ＣＭによれば、トランジスタＱ７
．Ｑ９から略揃った出力電流が得られるようになる。上
記トランジスタＱ４のコレクタから出力電流１０が出力
端子２を介して取り出される。

本実施例回路の出力端子２から取り出される出力電流１
０は、通常、例えば、オペアンプ等により更に電圧とし
て取り出される。この場合、例えば、上記出力電流１０
を、非反転入力端子が例えば電圧ＶＥの定電圧源３１を
介して接地されると共に負帰還ループ抵抗ＲＬを有する
オペアンプ３０の反転入力端子に供給することで、当該
オペアンプ３０の出力が出力電圧Ｖ　Ｄ　ｕ　Ｉ　とし
て端子３から出力されるようになる。すなわち、（２）
に示すように、 ■、、＝　ＲＬ　Ｘ　ｉ　ｏ　　　　　”””（２）と
なる。このように、出力端子２とオペアンプ３０とを接
続すると、該出力端子２での直流バイアス電位は、定電
圧源３１の電圧ＶＥとなる。

ここで、入力信号の差動の信号成分が０のときには、上
記エミッタ共通トランジスタ差動対の両トランジスタＱ
３．Ｑ４を流れる電流が互いに等しくなるはずである。

しかし、これらトランジスタＱ３．Ｑ４のコレクタ電圧
が異なって、各コレクターエミッタ間電圧Ｖ。８に差か
生じる場合には、いわゆるアーリー効果により各トラン
ジスタＱ３゜Ｑ４を流れる電流が異なってくる。この時
、出力にはいわゆる直流オフセットか表れ、歪率特性等
の劣化の原因となり、好ましくない。

このような直流オフセットを抑制するため、上記トラン
ジスタＱ５及び定電圧源２２が設けられている。このト
ランジスタＱ５は、エミッタが上記トランジスタＱ３の
コレクタに接続されベースか第２の定電圧源２２に接続
されるト共にコレクタをカレントミラー回路ＣＭのトラ
ンジスタＱ７のコレクタと接続している。

すなわち、上記第３のトランジスタＱ５のベース接地は
、上記第１．第２のトランジスタＱ３゜Ｑ４のコレクタ
ーエミッタ間電圧ＶｃＫを揃える働きをしており、アー
リー効果による直流オフセットを抑えている。ただし、
第２の定電圧源２２の電圧ｖ２は、出力電位（すなわち
ＶＥ）よりトランジスタＱ５のベース−エミッタ間電圧
Ｖ　Ｂたけ高い値にする。

上述したように、本実施例の増幅回路においては、入力
信号の入力電圧Ｖ　ｌ　ａに基づいた差動電流を、上記
第１．第２のトランジスタＱ３．Ｑ４から成るエミッタ
共通トランジスタ差動対の各ベースに供給し、コレクタ
が上記カレントミラー回路ＣＭに接続されベースが定電
圧源２２に接続された第３のトランジスタＱ５と第１の
トランジスタＱ３のコレクタとを接続し、第２のトラン
ジスタＱ４のコレクタをカレントミラー回路ＣＭと接続
することにより、上記第１のトランジスタＱ３と第２の
トランジスタＱ４のコレクターエミッタ間電圧Ｖｃｇが
揃うようになり、アーリー効果による悪影響が防止され
、直流オフセットが除去されるようになる。

ところで、本実施例のような増幅回路においては、上記
電流源１０と１１の電流Ｉｔ、電流源１２の電流１．を
、外部から制御することにより、当該増幅回路自体のゲ
インを変化させることができる。言い換えれば、本実施
例回路はゲインコントロールアンプとして使用すること
ができる。

すなわち、本実施例回路において、上記トランジスタＱ
ｌ、Ｑ２．Ｑ３．Ｑ４のベース−エミッタ間の電流とし
ては、該トランジスタＱ１が１１−１１ｍ＋）ランジス
タＱ２が１＋　＋１＋−、）ランジスタＱ４がＩｔ／２
＋ｉｏ／２となり、トランジスタＱ３がＩｔ／２−１ｏ
／２となる。したがって、これらトランジスタＱｌ、Ｑ
２．Ｑ４．Ｑ３のベース−エミッタＭｔ圧Ｖｌｌの関係
は、 る。すなわち、 （３）式で示すようにな ０　　　　　　　　　　　　　・・・・・・・・・・・
（３）のようになる。ただし、（３）式中にはボルツマ
ン定数、ｑは電子の電荷、Ｔは絶対温度、Ｉｓは飽和電
流である。この（３）式より、出力電流！。は、■。

Ｉ０＝　　　　　・！１．　　　　・・・・・・・・・
・・（４）■１ となる。

また、上述のように、本実施例回路をゲインコントロー
ルアンプとして使用する場合、上記電流源１０．１１の
電流■１或いは電流源１２の電流Ｉ、が可変されるよう
になる。すなわち、（４）式と前述の（１）、　（２）
、　（３）式より、となり、電流値１．、Ｉ２の比から
ゲインを求めることができるようになる。

更に、このように、各電流源の電流を可変すると、上記
トランジスタＱ４．Ｑ３に流れる電流か変化するように
なる。この時、上記トランジスタＱ４のコレクタ電圧は
、例えば上記電圧ＶＥとなっている。これに対し、上記
トランジスタＱ３のコレクタ電圧は不定となってしまい
、これらトランジスタＱ３．Ｑ４の各コレクターエミッ
タ間電圧■。。に差が生じ、直流オフセットが表れるよ
うになる。

しかし、本実施例回路によれば、上述のように、直流オ
フセットが除去されるため、ゲインを変えても出力の精
度を保つことができる。また、本実施例では、入力信号
を電流に変換すると共に、回路後段のオペアンプ３０等
へ電流比で出力するため、トランジスタＱ１．Ｑ２．Ｑ
３．Ｑ４のベースに振幅は表れず、したがって、ダイナ
ミックレンジを広くとることができるようになる。

〔発明の効果〕

本発明の増幅回路においては、入力信号に基づいた第１
及び第２のダイオードからの差動電流を、第１．第２の
トランジスタから成るエミッタ共通トランジスタ差動対
の各ベースに供給し、コレクタかカレントミラー回路に
接続されベースか定電圧源に接続された第３のトランジ
スタと第１のトランジスタのコレクタとを接続し、第２
のトランジスタのコレクタをカレントミラー回路と接続
すると共にこのコレクタから電流出力を取り出すことに
より、直流オフセットを抑えることか可能となる。

【図面の簡単な説明】

第１図は本発明実施例の増幅回路の概略回路図、第２図
は従来の増幅回路の概略回路図である。 Ｑｌ、　Ｑ２．　Ｑ３．　Ｑ４．　Ｑ５・・・・・・ト
ランジスタＣＭ・・・・・・・・・・・・・・・・カレ
ントミラー回路２１゜ ２２・・・・・・・・・・定電圧源

Claims (1)

1. 【特許請求の範囲】 入力信号が差動電流として供給されると共に各他端が共
   通接続されて第１の定電圧源に接続された第１及び第２
   のダイオードと、 これらの第１及び第２のダイオードからの差動電流が各
   ベースにそれぞれ供給される第１及び第２のトランジス
   タから成るエミッタ共通トランジスタ差動対と、 エミッタが上記第１のトランジスタのコレクタに接続さ
   れベースが第２の定電圧源に接続された第３のトランジ
   スタと、 この第３のトランジスタのコレクタ及び上記第２のトラ
   ンジスタのコレクタに接続されたカレントミラー回路と
   を有し、 上記第２のトランジスタのコレクタから電流出力を取り
   出すことを特徴とする増幅回路。